申请/专利权人：天津光电通信技术有限公司

申请日：2023-09-11

公开（公告）日：2024-01-30

公开（公告）号：CN117479055A

主分类号：H04Q11/00

分类号：H04Q11/00

优先权：

专利状态码：在审-实质审查的生效

法律状态：2024.02.20#实质审查的生效;2024.01.30#公开

摘要：一种基于FPGA和hash算法的网络分流装置和方法，包括PC机、ZynqUltrascale+Soc芯片、FPGA芯片、QDR存储器和若干QSFP光模块。ZynqUltrascale+Soc芯片与远程PC机互连，接收规则配置指令，并将规则的多个特征值分段进行hash算法处理，通过FPGA芯片存储到QDR存储器；QSFP光模块将接收的数据放入FPGA芯片缓存；FPGA芯片从数据中提取IP五元组特征信息并进行hash算法处理，计算每一元组的hash索引值，到QDR存储器中进行匹配查找，命中规则后将缓存的数据通过QSFP光模块发送出去，实现了网络数据的分类归并及数据分流的目的。

主权项：1.一种基于FPGA和hash算法的网络分流装置，包括PC机，基于ZynqUltrascale+Soc处理器平台实现，其特征在于，还包括ZynqUltrascale+Soc芯片、FPGA芯片、QDR存储器和若干QSFP光模块；ZynqUltrascale+Soc芯片通过千兆以太网口与远程的PC机连接，接收PC机的规则配置指令，将规则的多个特征值分段进行hash算法处理，通过FPGA芯片将规则存储到QDR存储器；FPGA芯片与ZynqUltrascale+Soc芯片通过SERDES接口连接，用于将ZynqUltrascale+Soc芯片的规则存储到QDR存储器，并从流量数据中提取特征值，在QDR存储器中搜索与流量数据特征匹配的规则，将匹配的流量数据输出到配置的QSFP光模块；QDR存储器与FPGA芯片通过HSTL数字集成电路接口连接，用于存储经过ZynqUltrascale+Soc芯片处理的规则和临时流量数据的缓存；QSFP光模块与FPGA芯片通过SERDES接口连接，用于接收光信号，将光信号转换为电信号传给FPGA进行流量数据处理；并且负责接收FPGA转发的流量数据，转换为光信号发送出去。

全文数据：

权利要求：

百度查询： 天津光电通信技术有限公司 一种基于FPGA和hash算法的网络分流装置和方法

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD