申请/专利权人:慧荣科技股份有限公司
申请日:2022-08-10
公开(公告)日:2024-02-02
公开(公告)号:CN117493229A
主分类号:G06F13/16
分类号:G06F13/16;G06F9/22;G06F9/48
优先权:["20220725 TW 111127729"]
专利状态码:在审-实质审查的生效
法律状态:2024.02.23#实质审查的生效;2024.02.02#公开
摘要:本发明涉及一种存储器控制器与侦错讯息输出控制方法。该存储器控制器耦接至一存储器装置,用以存取该存储器装置,包括一通用非同步收发器以及一微处理器。微处理器耦接至通用非同步收发器,并用以控制存储器装置的存取操作。微处理器响应于一中断执行一中断处理程序,并且于中断处理程序中,微处理器判断存储器控制器的一特定针脚是否接收到一既定信号信号,并且于判断特定针脚接收到既定信号信号时,微处理器透过通用非同步收发器的一发送端输出一侦错讯息。
主权项:1.一种存储器控制器,耦接至一存储器装置,用以存取该存储器装置,包括:一通用非同步收发器;以及一微处理器,耦接至该通用非同步收发器,并用以控制该存储器装置的存取操作,其中该微处理器响应于一中断执行一中断处理程序,并且于该中断处理程序中,该微处理器判断该存储器控制器的一特定针脚是否接收到一既定信号信号,并且于判断该特定针脚接收到该既定信号信号时,该微处理器透过该通用非同步收发器的一发送端输出一侦错讯息。
全文数据:
权利要求:
百度查询: 慧荣科技股份有限公司 存储器控制器与侦错讯息输出控制方法
免责声明
1、本报告根据公开、合法渠道获得相关数据和信息,力求客观、公正,但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解,仅供参考使用,不能作为本公司承担任何法律责任的依据或者凭证。