申请/专利权人：电子科技大学长三角研究院(湖州)

申请日：2023-10-23

公开（公告）日：2024-02-23

公开（公告）号：CN117595944A

主分类号：H04B17/00

分类号：H04B17/00;H04B17/391;H04B1/00

优先权：

专利状态码：在审-实质审查的生效

法律状态：2024.03.12#实质审查的生效;2024.02.23#公开

摘要：本发明属于SDR相位校准技术领域，具体提供一种SDR平台的多通道相位校准方法及系统，包括：对SDR平台下多块AD9361芯片进行时钟同步，利用AD9361芯片正交调制解调原理，当使用同一片AD9361的两个通道作为接收通道，可以保证解调过程中两个通道的本振相位一致，使得每次重新上电后，如果每两个通道的射频输出信号相位同步，那么此时在ILA核内接收通道显示对应的基带信号的相位差是一个定值，从而保证每次上电都不需要修改脚本就能完成相位自动校准。

主权项：1.一种SDR平台的多通道相位校准方法，其特征在于，包括：步骤S1，包含多块AD9361芯片的SDR平台、包含耦合开关的通道互连模块和FPGA进行连接以搭建相位校准环境；步骤S2，FPGA控制SDR平台下多块AD9361芯片的时钟同步，并通过FPGA中的TCL脚本将多块AD9361芯片对应的多个通道初始化为发射状态；步骤S3，选中其中一个通道作为基准相位，并将其他通道的程控相位均初始化为作为基准相位通道的程控相位；其中，程控相位是TCL脚本通过调用FPGA中的VIO核在FPGA端程控的相位；步骤S4，通过FPGA中的TCL脚本设置各通道的收发状态，并通过FPGA中的VIO核控制通道互连模块中各耦合开关的连接方式，计算出每次切换后接收通道和发射通道的第一相位差，记为每种连接方式各自对应的相位差常数；步骤S5，在保证相位校准环境不便的情况下，重新上电烧录TCL脚本，继续执行步骤S2至步骤S4，计算出每次切换后接收通道和发射通道的第二相位差；步骤S6，通过FPGA中的VIO核控制调整各通道对应的程控相位，使得每种连接方式的第二相位差等于对应的第一相位差，进而使得SDR平台的所有通道的相位保持同步，完成SDR平台的多通道相位校准。

全文数据：

权利要求：

百度查询： 电子科技大学长三角研究院(湖州) 一种SDR平台的多通道相位校准方法及系统

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD