申请/专利权人：无锡旷通半导体有限公司

申请日：2023-11-29

公开（公告）日：2024-02-27

公开（公告）号：CN117612943A

主分类号：H01L21/336

分类号：H01L21/336;H01L29/06;H01L29/78

优先权：

专利状态码：在审-实质审查的生效

法律状态：2024.03.15#实质审查的生效;2024.02.27#公开

摘要：本申请公开了一种带有过渡有源区全包深掩埋沟槽结构的碳化硅MOSFET制备方法，从SiC衬底开始，通过外延生长获得半导体层。利用光刻和蚀刻技术，在半导体层上形成栅极槽。接着，通过沉积和蚀刻聚合物材料，形成栅极，同时调整栅极的版图以实现双栅结构，创建源区的栅极槽，包括对于dummy结构的刻蚀，在源区的侧壁沿着P型区域进行P型杂质注入。最后，使用BPSG进行填充和蚀刻，以形成绝缘层，并完成金属化层。通过上述步骤，可以在现有技术中的工艺缺陷和技术壁垒之下，提供一种器件制备工艺，优化了版图设计，提升器件性能。

主权项：1.一种带有过渡有源区全包深掩埋沟槽结构的碳化硅MOSFET制备方法，其特征在于：包括以下步骤：S1.在碳化硅衬底上制备碳化硅外延片，通过掺杂使得碳化硅外延片成为携带正电荷的N型；S2.在碳化硅外延片上刻蚀出U型的栅极沟槽，在栅极沟槽的内壁形成SiO2氧化层，且其中存在未推进有氧化层的dummy结构；S3.向栅极沟槽内填入多晶硅，使得沟槽内形成poly层；S4.通过氧化工艺在碳化硅外延片的表面形成一层注入保护，随后通过高温推进将P型离子注入碳化硅外延片，其注入深度小于栅极沟槽的深度；S5.过氧化工艺在碳化硅外延片的表面形成一层注入保护，经光刻后，在固定区域内通过高温推进注入N型离子，其注入深度小于步骤S4中P型离子的注入深度；S6.在两个相邻栅极沟槽之间开设有源区沟槽，然后对栅极沟槽中的dummy结构进行刻蚀；S7.在有源区沟槽的底部通过高能注入手段推进一层高浓度P型的掩埋层；S8.在有源区沟槽的底部及侧面通过调整注入角度注入一层浅P型层；S9.在主体通电结构完成后，在表面铺上一层BPSG绝缘隔离层，并通过光刻仅刻蚀出有源区；S10.在成品表面沉积导电金属，且金属填进有源区沟槽内部，并通过合金技术与碳化硅相连。

全文数据：

权利要求：

百度查询： 无锡旷通半导体有限公司 带有过渡有源区全包深掩埋沟槽结构的碳化硅MOSFET制备方法及器件

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD