申请/专利权人：电子科技大学

申请日：2023-12-12

公开（公告）日：2024-02-27

公开（公告）号：CN117614454A

主分类号：H03M1/60

分类号：H03M1/60;H03M1/38;H03M1/12

优先权：

专利状态码：在审-实质审查的生效

法律状态：2024.03.15#实质审查的生效;2024.02.27#公开

摘要：本发明属于模数混合集成电路技术领域，具体涉及一种基于电容阵列的单通道差值量化高速N位TDC。本发明通过切换电容阵列的下极板连接电压，得到后一次采样信号模拟量和前一次采样信号量化的数字码字的差值，再通过电压时间转换器将电压域信号转化为时间域信号，进而通过时间数字转换器量化出差值结果，再与前一次采样信号数字码字做加法得到后一次采样信号量化的数字码字。本发明大大提高了TDC的量化速度，减少了高位量化次数，大大降低了电路功耗。

主权项：1.一种基于电容阵列的单通道差值量化高速N位TDC，其特征在于：包括DAC模块100、电压时间转换器模块101和游尺延迟链TDC模块102；所述DAC模块100为二进制电容阵列结构，用来产生两次输入信号之间的残差，受CTRL_P1:N和CTRL_N1:N控制，每次量化过程全部仅进行一次同时的开关切换，二进制电容阵列的P端电容和N端电容的上极板分别输出VX和VY两个信号；在采样阶段，所有电容的上极板均接Vcm信号，P端电容下极板均接Vip信号，N端电容下极板均接Vin信号；如若要增加P端或N端上极板的电压，则在采样阶段结束后将需要切换的电容的下极板接Vdd；如若要降低P端或N端上极板的电压，则在采样阶段结束后将需要切换的电容的下极板接Gnd；所述电压时间转换器模块101，由电流源IS、开关和时间域连续比较器组成；两个电流源IS均通过一个开关S1分别与两个时间域连续比较器的负输入端一一对应相连，两个时间域连续比较器的正端均接Vdd；电压时间转换器模块101有两个输入端，两个输入端分别连接DAC模块100输出的VX和VY两个信号，VX和VY两个信号通过开关S2与两个时间域连续比较器的负输入端相连接；当开关S2闭合、开关S1断开时，VX和VY被保持在两个时间域连续比较器的负端；当开关S2断开、开关S1闭合时，DAC模块100中电容阵列的两个上极板被恒定电流源线性充电，当两端被先后充电至Vdd后，引发两个时间域连续比较器输出电平先后反转，最终得到表征输入信号大小的时间域信号TSTART和TSTOP并输出；所述游尺延迟链TDC模块102，由双端的延时单元、D触发器阵列、输出编码器以及加法寄存器构成；游尺延迟链TDC模块102的两个输入端分别接电压时间转换器模块101的两个比较器的输出端，以其输出的TSTART和TSTOP两个时间域信号为输入信号；TSTART和TSTOP两个时间域信号分别通过双端延时通路传播，N位的TDC双端延时通路的延时单元均分别有2N-2个，其中输入为TSTART信号的延时链单位延时为Td，输入为TSTOP信号的延时链单位延时为TD；D触发器阵列由2N-1个D触发器构成，其D触发器输入端D与TSTART信号通路相连接，其时钟输入端Clk与与TSTOP信号通路相连接，其输出端Q均与输出编码器相连接；TSTART和TSTOP两路信号通过各自的延时通路后，TSTOP信号在时间域上追及到TSTART信号，D触发器阵列输出2N-1个温度计码的码值到输出编码器中，得到N位的数字码字，作为量化信号最终得到的N位数字码字；该N位数字码字的最高位取反，得到CTRL_P1:N信号；再将CTRL_P1:N信号所有位均取反，最终得到CTRL_N1:N；同时，输出编码器将量化信号最终得到的N位数字码字与加法寄存器中的存储数据相加，得到新的一组存储数据并输出为DOUT1:N。

全文数据：

权利要求：

百度查询： 电子科技大学 一种基于电容阵列的单通道差值量化高速N位TDC

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD