申请/专利权人：北京诺芮集成电路设计有限公司

申请日：2022-06-15

公开（公告）日：2024-04-23

公开（公告）号：CN115118388B

主分类号：H04L1/00

分类号：H04L1/00

优先权：

专利状态码：有效-授权

法律状态：2024.04.23#授权;2022.10.18#实质审查的生效;2022.09.27#公开

摘要：本发明涉及一种多通道的复用FEC编解码方法，包括：对从N个通道接收的待编解码数据进行时钟调整和数据分块转换成时钟统一和位宽一致的数据块序列；将N个通道的数据块序列按照时间的先后顺序整合成一个数据块序列，在整合中，使单个时钟周期内N个通道中仅有一个有效数据块；将整合后的数据块序列输入到编解码数据通路中，依照时间顺序进行FEC编解码，输出FEC编解码后的数据块；根据通道号标记将FEC编解码后的数据块分发到对应通道中，进行时钟及位宽转换，得到符合各自通道时钟和位宽要求的N个通道的编解码数据。本发明复用同一套编解码电路，有效的减小了编解码电路资源消耗，降低了电路功耗及电路面积。

主权项：1.一种多通道的复用FEC编解码方法，其特征在于，包括以下步骤：接收从N个通道输入的符合各自通道时钟和位宽要求的待编解码数据；根据混合带宽业务系统中的业务数量及同时需要工作的业务类型确定最大带宽和通道数N；各个通道的数据带宽之和小于或等于FEC编解码的最大带宽；FEC编解码的最大带宽为Max_G，各个通道所支持的最小数据传输带宽为Min_G，最大可支持通道数为M=Max_GMin_G；那么，在M个时钟周期内，各个通道输入的待编解码数据个数最大为M；根据混合带宽业务系统进行编码或解码，确定接收到N路通道的待编解码数据为混合带宽的N路通道的待编码数据或混合带宽的N路通道的待解码数据；进行时钟调整和数据分块，将每个通道中待编解码数据转换成时钟统一和位宽一致的数据块序列；并对每个通道的数据块序列进行通道号标记；在数据分块中，将各通道中的基本编解码数据单元分割成由整数个数据块组成的数据块序列；将N个通道的数据块序列按照时间的先后顺序整合成一个数据块序列，在整合中，使单个时钟周期内N个通道中仅有一个有效数据块；在数据整合中，将N个通道的数据块序列，根据输入通道的带宽及通道号，将不同通道的数据块序列输入时间调整到不同的时钟周期内；N个通道在X个时钟周期内输入L个数据块，L小于或等于X；将L个数据块调整到不同的时钟周期输入，保证在单个时钟周期内N个通道中仅有一个数据块有效；如果N个通道的待编解码数据均在不同的时钟周期内有效，直接整合进行输出；将整合后的数据块序列输入到编解码数据通路中，依照时间顺序进行FEC编解码处理，输出FEC编解码后的数据块；根据通道号标记将FEC编解码后的数据块分发到对应通道中，进行时钟及位宽转换，得到符合各自通道时钟和位宽要求的N个通道的编解码数据。

全文数据：

权利要求：

百度查询： 北京诺芮集成电路设计有限公司 一种多通道的复用FEC编解码方法及装置

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD