申请/专利权人：深圳市飞思通信技术有限公司;中国星网网络应用研究院有限公司

申请日：2023-11-10

公开（公告）日：2024-03-01

公开（公告）号：CN117632827A

主分类号：G06F13/42

分类号：G06F13/42;G06F13/40

优先权：

专利状态码：在审-实质审查的生效

法律状态：2024.03.19#实质审查的生效;2024.03.01#公开

摘要：本发明涉及高速SPI接口扩展技术领域，特别是一种基于AXI总线实现多路高速SPI接口扩展的实现方法。本发明的优点在于：基于SOC平台，将AXI总线采用中断的方式，进行多路高速SPI接口扩展，支持40Mbps以上速率，最高可到100Mbps，可根据外设速率要求，进行灵活配置，采用GP和HP双通道模式，将控制和数据分开传输，提高系统冗余度，占用PL内部少量资源即可实现至少8路高速SPI接口扩展功能，无需再配置其他的硬件转换芯片，PS端ARM软件根据实际的天线阵面编号，通过AXI总线控制PL内部寄存器，进行SPI控制参数传输速率、校验、通道等配置，PL再根据参数要求对内部各路SPI接口模块进行配置，实现高速SPI接口扩展功能，满足在复杂环境下的可靠传输。

主权项：1.一种基于AXI总线实现多路高速SPI接口扩展的实现方法，其特征在于：包括以下步骤：1、通过AXI总线控制PL内部寄存器，进行SPI控制参数配置，AXI设置GP和HP两个通道；2、PL再根据参数要求对内部各路SPI接口模块进行配置；3、GP通道针对不同路的外设，分配不通的寄存器空间，HP通道针对不同路的外设，分配不同的数据缓存空间；4、状态反馈：当PL内部的SPIn模块接收到数据时，SPIn控制模块将数据进行缓存处理，并在状态寄存器地址配置好对应哪个接口有数据；5、参数控制：PS通过AXI总线向PL对应的控制寄存器地址，配置各SPI模块的工作参数。6、数据读操作：SPIn模块从对应的外部设备读取到数据后，将8162432bit字节调整为32bit，放入对应的数据读地址，由PS通过AXI总线读取；7、数据写操作：PS将要写的数据32bit经AXI总线写入PL对应的缓存地址，PL将写入的32bit数据根据外设SPI位宽进行调整，包括8162432bit等，送入SPIn模块，输出到外部天线阵面。

全文数据：

权利要求：

百度查询： 深圳市飞思通信技术有限公司;中国星网网络应用研究院有限公司 一种基于AXI总线实现多路高速SPI接口扩展的实现方法

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD