申请/专利权人：恩智浦有限公司

申请日：2017-06-12

公开（公告）日：2024-03-05

公开（公告）号：CN107565908B

主分类号：H03F1/02

分类号：H03F1/02;H03F3/00;H03F3/21;H03F3/213

优先权：["20160630 EP 16177387.4"]

专利状态码：有效-授权

法律状态：2024.03.05#授权;2019.07.23#实质审查的生效;2018.01.09#公开

摘要：本发明公开一种多尔蒂Doherty放大器电路，所述多尔蒂放大器电路包括：分路器，所述分路器具有用于接收输入信号的分路器输入端、主分路器输出端以及峰值分路器输出端；主功率放大器，所述主功率放大器具有主功率输入端和主功率输出端，其中所述主功率输入端连接到所述主分路器输出端；且所述主功率输出端被配置成提供主功率放大器输出信号；峰值功率放大器，所述峰值功率放大器具有峰值功率输入端和峰值功率输出端，其中所述峰值功率输入端连接到所述峰值分路器输出端；且所述峰值功率输出端被配置成提供峰值功率放大器输出信号。所述分路器、所述主功率放大器及所述峰值功率放大器借助于集成电路被提供。

主权项：1.一种多尔蒂放大器电路，其特征在于，所述多尔蒂放大器电路包括：分路器，所述分路器具有：用于接收输入信号的分路器输入端；主分路器输出端；以及峰值分路器输出端；主功率放大器，所述主功率放大器具有主功率输入端和主功率输出端，其中：所述主功率输入端连接到所述主分路器输出端；且所述主功率输出端被配置成提供主功率放大器输出信号；峰值功率放大器，所述峰值功率放大器具有峰值功率输入端和峰值功率输出端，其中：所述峰值功率输入端连接到所述峰值分路器输出端；且所述峰值功率输出端被配置成提供峰值功率放大器输出信号；集成电路；其中所述分路器、所述主功率放大器和所述峰值功率放大器借助于所述集成电路被提供；主输出阻抗逆变器，连接在所述主功率输出端与组合节点之间，其中所述主输出阻抗逆变器包括CLC电感器、第一CLC电容器和第二CLC电容器，其中：所述CLC电感器连接在所述主功率输出端与所述组合节点之间；所述第一CLC电容器连接在所述主功率输出端与参考端之间；所述第二CLC电容器连接在所述组合节点与所述参考端之间；和所述第一CLC电容器可在集成电路上被提供，并且其中所述CLC电感器和第二CLC电容器可在层压体上被提供；所述分路器输入端连接到所述主分路器输出端，且所述分路器包括分路器衰减器和分路器移相器，所述分路器移相器级联连接在所述分路器输入端与所述峰值分路器输出端之间。

全文数据：多尔蒂放大器电路技术领域[0001]本发明涉及多尔蒂Doherty放大器电路，且具体地说，涉及可至少部分地实施为集成电路的多尔蒂放大器电路。背景技术[0002]随着无线基础设施的发展，越来越多的异构网络被利用以满足全球高数据速率业务的需求。小型基站被部署，并通过在更密集的网络网格上增加对频谱的重新使用以增强网络中的容量。这将使每个小型基站功率放大器的功率级峰值高达4W。因此，利用BiCMOS工艺的集成能力是被期望的。发明内容[0003]根据本发明的第一方面，提供一种多尔蒂放大器电路，所述多尔蒂放大器电路包括：[0004]分路器，所述分路器具有：[0005]用于接收输入信号的分路器输入端；[0006]主分路器输出端；以及[0007]峰值分路器输出端；[0008]主功率放大器，所述主功率放大器具有主功率输入端和主功率输出端，其中：[0009]所述主功率输入端连接到所述主分路器输出端;且[0010]所述主功率输出端被配置成提供主功率放大器输出信号；[0011]峰值功率放大器，所述峰值功率放大器具有峰值功率输入端和峰值功率输出端，其中：[0012]所述峰值功率输入端连接到所述峰值分路器输出端;且[0013]所述峰值功率输出端被配置成提供峰值功率放大器输出信号；[0014]集成电路；[0015]其中所述分路器、所述主功率放大器和所述峰值功率放大器借助于所述集成电路被提供。[0016]在一个或多个实施例中，分路器输入端连接到主分路器输出端。分路器可包括分路器衰减器和分路器移相器，所述分路器移相器级联连接在分路器输入端与峰值分路器输出端之间。[0017]在一个或多个实施例中，分路器衰减器和分路器移相器在集成电路上被提供。[0018]在一个或多个实施例中，分路器衰减器包括可被配置成对输入信号施加可变衰减或放大因数的可变分路器衰减器。[0019]在一个或多个实施例中，可变分路器衰减器包括:第一可变电阻器；以及第二可变电阻器。第二可变电阻器可连接在衰减器输入端与衰减器输出端之间。第一可变电阻器可连接在衰减器输入端与参考端之间。[0020]在一个或多个实施例中，分路器移相器包括可被配置成对输入信号施加可变相移的可变分路器移相器。[0021]在一个或多个实施例中，可变分路器移相器包括:第一可变电容器、第一电感器、第二可变电容器、第三可变电容器、第二电感器和第四可变电容器。第一可变电容器可连接在移相器输入端与参考端之间。第一电感器可连接在移相器输入端与中间节点之间。第二可变电容器可连接在中间节点与参考端之间。第三可变电容器可连接在中间节点与参考端之间。第二电感器可连接在中间节点与移相器输出端之间。第四可变电容器可连接在移相器输出端与参考端之间。[0022]在一个或多个实施例中，多尔蒂放大器进一步包括控制器，所述控制器被配置成：[0023]接收一个或多个感测温度信号;且[0024]基于所述感测温度信号设置可变分路器衰减器和或可变分路器移相器的控制参数。[0025]在一个或多个实施例中，感测温度信号表示:集成电路的温度，或主功率放大器或峰值功率放大器的温度。[0026]在一个或多个实施例中，多尔蒂放大器进一步包括:具有变压器输入端和变压器输出端的变压器。变压器输入端可连接到峰值功率输出端。变压器输出端可被配置成将变压器输出信号提供到组合节点。[0027]在一个或多个实施例中，变压器在集成电路上被提供。[0028]在一个或多个实施例中，多尔蒂放大器电路进一步包括：[0029]封装；以及[0030]层压体；[0031]其中集成电路和层压体在封装中被提供。[0032]在一个或多个实施例中，多尔蒂放大器电路进一步包括连接在主功率输出端与组合节点之间的主输出阻抗逆变器。主输出阻抗逆变器可包括CLC电感器、第一CLC电容器和第二CLC电容器。所述CLC电感器可连接在主功率输出端与组合节点之间。所述第一CLC电容器可连接在主功率输出端与参考端之间。所述第二CLC电容器可连接在组合节点与参考端之间。[0033]在一个或多个实施例中，第一CLC电容器可在集成电路上被提供。CLC电感器和第二CLC电容器可在层压体上被提供。[0034]在一个或多个实施例中，集成电路包括BiCMOS电路。[0035]虽然本发明容许各种修改和替代形式，但其细节已经借助于例子在图式中示出且将详细地描述。然而，应理解，也可能存在除所描述的特定实施例以外的其它实施例。也涵盖落入所附权利要求书的精神和范畴内的所有修改、等效物和替代实施例。[0036]以上论述并不旨在呈现当前或将来权利要求集的范畴内的每一例子实施例或每一实施方案。图式和以下具体实施方式还举例说明各种例子实施例。考虑以下具体实施方式并结合附图可以更全面地理解各种例子实施例。附图说明[0037]现将仅借助于例子参考附图描述一个或多个实施例，在附图中：[0038]图1示出多尔蒂放大器电路的例子实施例；[0039]图2不出多尔蒂放大器电路的另一例子实施例；[0040]图3示出主功率放大器或峰值功率放大器的例子实施方案；[0041]图4示出可以用于图3的驱动器的简化示意图；[0042]图5示出可为驱动器提供低电阻偏压的电容式负载回转器；[0043]图6示意性地示出在前驱动器与驱动器之间的级间匹配网络的分析；[0044]图7示出前驱动器的简化示意图；[0045]图8示出分路器电路的例子配置；[0046]图9a到图9c示出可用于提供在本文公开的可变组件的功能的电路的各种实施方案；以及[0047]图10示出分路器移相器的替代性实施方案。具体实施方式[0048]图1不出多尔蒂放大器电路100的例子实施例。多尔蒂放大器100具有多尔蒂输入端102和多尔蒂输出端104。除其它以外，分路器106、主功率放大器112和峰值功率放大器114连接在多尔蒂输入端102与多尔蒂输出端104之间。如将在下文具体地论述，有利的是，这些组件106、112、114中的每一个组件借助于集成电路126提供。[0049]多尔蒂放大器电路100的部分组件实施于集成电路IC126上，且部分组件实施于层压体上。这可产生紧凑的解决方案。层压体和IC126可一起视为相同多尔蒂放大器装置的一部分。因此，多尔蒂放大器电路100的组件可分配在IC126与基于层压体的PA模组例如双层层压体之间。将设计分配在芯片与层压体之间可为经济的实施方案，例如就封装大小和表面安装装置SMD组件数而言。[0050]多尔蒂放大器电路100具有在多尔蒂输入端102与组合节点122之间彼此并联连接的主路径和峰值路径。组合节点122通过匹配网络124连接到多尔蒂输出端104。[0051]分路器106具有分路器输入端128、主分路器输出端130和峰值分路器输出端132。分路器输入端126连接到多尔蒂输入端102以便接收输入信号。分路器输入端126也直接连接到主分路器输出端130。以这种方式，将在多尔蒂输入端处接收的输入信号直接提供到主分路器输出端130,而不需任何显著转换或处理。[0052]分路器106包括级联连接在分路器输入端128与峰值分路器输出端132之间的分路器衰减器108和分路器移相器110。在这个例子中的分路器衰减器108和分路器移相器110为可变组件，可设置所述可变组件以使得所述可变组件一起对所接收到的输入信号施加衰减和相移，之后将所接收到的输入信号提供到峰值分路器输出端132。应了解，分路器衰减器108和分路器移相器110可以与图1中所示的顺序相反的顺序连接在分路器输入端128与峰值分路器输出端132之间，同时仍提供需要的功能。[0053]主功率放大器112具有主功率输入端和主功率输出端。主功率输入端连接到主分路器输出端130。主功率输出端提供主功率放大器输出信号，在这个例子中的主功率放大器输出信号为在多尔蒂输入端102处接收的输入信号的放大形式。可由峰值功率放大器114仅放大大于某一阈值水平的信号。[0054]峰值功率放大器114具有峰值功率输入端和峰值功率输出端。峰值功率输入端连接到峰值分路器输出端132。峰值功率输出端提供峰值功率放大器输出信号，在这个例子中的峰值功率放大器输出信号为在多尔蒂输入端102处接收的经相移且衰减的输入信号的放大形式。[0055]如上文所指示，分路器106、主功率放大器112和峰值功率放大器114在IC126上提供。这可视为单片集成这些组件。这有利地使得能够提供物理上较小且紧凑的电路。同样有利的是，分路器106的特性可适应多尔蒂放大器100的下游组件。举例来说，不是必须针对下游组件例如主功率放大器112和峰值功率放大器114功率链和多尔蒂组合器120的最差情况情境实施分路器106。因此，多尔蒂放大器电路100整体上可被视为更有效且更小。另夕卜，通过使分路器106和功率放大器112、114集成于集成电路126上，电路设计者将得知在这些组件之间固定的相对位置。因此，所预测的它们彼此的相互作用可更准确地进行建模且多尔蒂放大器电路100可尤其有效。如果不集成分路器106和功率放大器112、114,那么这可能不能够实现，这是因为不能确定地知道分路器106和功率放大器112、114的相对位置，它们也不一定是固定的。又一优点为分路器106和功率放大器112、114皆可使用可供在IC126上使用的内部电路，例如电力供应电路。因此，可减少或避免对为分路器106和功率放大器112、114中的一个或多个提供稳定电压源的外部功率调节器的需要。[0056]另外，如下文将更详细地论述，通过将分路器106和功率放大器112、114实施于集成电路126上，可实现更好的温度控制，且可实现对多尔蒂放大器电路100的更好校准，甚至自校准。单片集成的另外优点为分路器106与功率放大器112和114的良好匹配。此外，分路器集成可提供通过选择最佳输入幅度和经由SPI串行外围接口）或OTP—次性可编程存储器单元的相位设置来减小主要参数随着过程扩散的可能性。[0057]在一些应用中，可使用BiCMOS技术实施集成电路。在一些其它技术中，可能不能将分路器106和功率放大器112、114的组件实施于相同的IC126上。[0058]在这个例子中，多尔蒂放大器电路100包括峰值路径中的变压器118。变压器118还可被称作峰值变压器。变压器118用于进行阻抗转换，且可有利地实现宽带放大器操作。由于变压器118可具有低损耗和或低漏电感，所以可实现这种操作。[0059]变压器118具有变压器输入端和变压器输出端。变压器输入端连接到峰值功率放大器114的峰值功率输出端。变压器输出端将变压器输出信号提供到组合节点122。在这个例子中的变压器118包括两个磁耦合电感器，且可实施为：（i具有两个副绕组的自耦变压器;或（ii具有初级绕组和次级绕组的标准实际变压器。[0060]在使用自耦变压器的例子中，其可包括第一末端、第二末端和中间端。第一末端可电连接到组合节点122。中间端可电连接到峰值功率输出端。第二末端可连接到参考端未示出）。[0061]在使用标准实际变压器的例子中，第一绕组可电连接在峰值功率输出端与参考端之间。第二绕组可电连接在组合节点122与参考端之间。[0062]在这个实施方案中，变压器118还在集成电路126上提供。在其它实施方案中，变压器118可在层压体未示出）上提供。[0063]主输出阻抗逆变器116连接在主功率放大器112的主功率输出端与组合节点122之间。主输出阻抗逆变器116提供阻抗逆变和90度相移。[0064]在这个例子中，主输出阻抗逆变器116在层压体上而不是在IC126上提供。然而，如下文将论述，在其它例子中，主输出阻抗逆变器116的一个或多个子组件可在IC126上提供。[0065]使用在这种情况下被放置于峰值功率放大器114前面的分路器衰减器108和分路器移相器110以使得从主路径和峰值路径到达组合节点122的信号彼此同相。因此，在图1中，不需要在峰值路径、峰值功率放大器的下游补偿额外90度，而在其它多尔蒂放大器电路的情况下，可能需要补偿额外90度。[0066]在其它情况下，分路器衰减器108和分路器移相器110可放置于主功率放大器112的前面;或分路器衰减器108和分路器移相器110可放置于主功率放大器112和峰值功率放大器114两者的前面。[0067]在一些例子中，分路器衰减器108可施加在0与1之间的衰减因数或放大因数以使得分路器衰减器108放大接收到的信号。在这些例子中，分路器衰减器108可称作分路器放大器。[0068]主输出阻抗逆变器116和变压器118可一起被视为宽带多尔蒂组合器120。[0069]图2示出多尔蒂放大器电路200的另一例子实施例，其示出为可能的多尔蒂放大器产品阵容的方框图。同样在图1中示出的组件已经以200系列形式给出对应的附图标号，并且此处将不必再次进行描述。[0070]所示出的阻抗水平为输入阻抗或负载阻抗在向右看时可见的阻抗）的真正并联等效的部分。[0071]主支路在顶部和峰值支路在底部两者皆含有三个放大级。也就是说，主功率放大器212包括（从左到右）：主前驱动器212a、主驱动器212b和主最终级（或主输出级）212c。类似地，峰值功率放大器214包括:峰值前驱动器214a、峰值驱动器214b和峰值最终级或峰值输出级）214c〇[0072]示出输入分路器206,其中峰值支路中的衰减及相移量可由用户控制以便提高或最佳化多尔蒂放大器的整体线性度。由分路器移相器210其在峰值功率放大器链214的前面）引入的默认相移为约90度，所述默认相移抵消由在主功率放大器链212之后的主输出阻抗逆变器216引入的90度相移。以这种方式，在组合节点222处实现建设性的信号添加。[0073]在这个例子中，将在多尔蒂输入端处接收的输入信号的功率输入功率分割成两个等份，这是因为主功率放大器链212和峰值功率放大器链214都具有100Ω的输入电阻。因此整体输入电阻为（100100=50Ω。在右手边，我们遇到输出组合器220,接着是公共输出匹配网络224。在这个例子中，公共输出匹配网络224意指50Ω的负载。[0074]在这个例子中的主输出阻抗逆变器216被实施为CLC电路未示出）XLC电路包括CLC电感器、第一CLC电容器和第二CLC电容器。CLC电感器可连接在主功率放大器212的主功率输出端与组合节点222之间。第一CLC电容器可连接在主功率输出端与参考端之间。第二CLC电容器可连接在组合节点222与参考端之间。在这个例子中的第一CLC电容器在IC上提供。在这个例子中，CLC电感器和第二CLC电容器在层压体上提供。以这种方式，输出组合器220的主支路包含大部分在芯片外且在层压体上集总的CLC阻抗逆变器与四分之一波长传输线相反以便节省区域。[0075]如上文所论述，输出组合器220的峰值支路包含芯片上输出变压器218。在一些例子中，整个输出组合器220可实施于层压体上。[0076]图3示出功率放大器312的例子实施方案，所述功率放大器312可用作图2的主功率放大器或峰值功率放大器。举例来说，主功率放大器链和峰值功率放大器链可具有如图3中所示出的相同的3级拓扑，但其可以具有不同尺寸。在一个例子中的主功率放大器链内的阻抗水平比峰值放大器链内的那些阻抗水平大约高因数[1-aa]=53。在此处的参数a等于38,这对应8.5dB的补偿水平，其可适用于放大峰值与平均功率比（PAPR为约8dB的信号。[0077]放大器链312的输入电阻大致等于电阻器Rl334的电阻，这是因为前驱动器312a的输入级由于经由电阻器R2336的并联反馈而充当良好近似的虚拟接地。电阻比-R2R1限定前驱动器312a的电压增益，假设高环路增益。[0078]前驱动器312a与驱动器312b之间的级间匹配网络由自耦变压器Ll338和串联匹配电容器Cl340组成。自耦变压器Ll338可使前驱动器312a的输出电压摆幅减半，但可使其电流驱动能力加倍。换句话说，自耦变压器Ll338可进行4倍的阻抗向下转换。串联匹配电容器Cl340可将信号电压转换成驱动驱动器级312b的信号电流跨导纳jcoCl。以这种方式，串联匹配电容器Cl340可进行电流导引，这有益于驱动器312b的线性度。驱动器312b根据跨阻抗_Vj«C2将这个输入电流转换成输出电压。因此关于驱动器312b的电压增益等于-ClC2良好近似）。因为在增加信号幅度的情况下，驱动器312b应在前驱动器312a削波之前削波，所以可设置C1C2以使得其大于2。驱动器312b的寄生集电极-基极电容为对C2342的主要贡献。由于Cl340和寄生效应，前驱动器级312aSl的输出上的电容负载可通过自耦变压器Ll338的磁化电感而解调。前驱动器312a与驱动器312b之间的级间匹配的详细描述将在下文的“驱动器:前驱动器与驱动器之间的级间匹配”标题下提供。[0079]驱动器312b与最终级312c之间的级间匹配网络由自耦变压器L2344、DC阻塞电容器C3346、匹配线圈L3348和串联匹配电容器C4350组成。自耦变压器L2344可使驱动器312b的输出电压摆幅减半，但可使其电流驱动能力加倍。换句话说，自耦变压器L2344可进行4倍的阻抗向下转换。DC阻塞电容器C3346可用作DC块且同时其可解调自耦变压器L2344的漏电感。串联匹配电容器C4350可将信号电压转换成驱动最终级312c的信号电流跨导纳jc〇C4。以这种方式，串联匹配电容器C4350可进行电流导引，这有益于最终级312c的线性度。最终级312c根据跨阻抗-IAjcoC5将这个输入电流转换成输出电压。因此，关于最终级312c的电压增益等于-C4C5良好近似）。因为在增加信号幅度的情况下，最终级312c应在驱动器312b削波之前削波，所以可设置C4C5以使得其大于2。最终级312c的寄生集电极-基极电容为对C5352的主要贡献。由于串联匹配电容器C4350,驱动器级312bS2的输出上的电容负载可通过匹配线圈L3348的电感而解调。驱动器级312bS2的输出上的额外电容负载由于其自身的输出电容和其它寄生效应而可通过自耦变压器L2344的磁化电感进行解调。[0080]根据以上论述，3级放大器链312的总电压增益可写成：[0082]根据高环路增益的假设。因此总功率增益可写成：[0084]其中仇表示负载阻抗的并联等效电阻部分。[0085]PA驱动器设计[0086]图4示出可以用于图3的驱动器412b的简化示意图。[0087]驱动器412b的电压增益主要通过电容比-CmCbc来确定。电路通过电子电感器454施加偏压，如将在下文在“驱动器:施加偏压”的标题下论述。有利的是，在与无源电感器比较时，电子电感器的使用可降低成本且有助于小型化。[0088]驱动器:信号晶体管的尺寸标定[0089]模拟示出考虑到级间匹配网络的损耗，输出级的功率增益在满功率时相当于大致13dB。如果我们想使驱动器相对于输出级补偿约4dB，以使得整体失真将由输出级控制而不由驱动器控制，那么驱动器应相对于输出级按比例缩小不超过（13-4=9dB。这对应于不超过1〇91=8的按比例缩小因数。[0090]驱动器:施加偏压[0091]图5示出可为驱动器提供低欧姆偏压的电容式负载回转器556。回转器借助于晶体管558和其基极与集电极之间的电阻器R560来实施。电容负载C562在回转器晶体管558具有由gm表示的跨导）的基极与发射极之间。这个电容式负载回转器呈现单端口，其表现为电压源Vbe3、电感Uq=RCgm，和较小电阻Igm的串联连接。选择等效电感值Uq以使得其具有用于RF的高阻抗和用于调制频率的低阻抗以避免记忆效应。较小电阻lgm可预防或减少可由放大器晶体管的崩溃所导致的问题。幸而崩溃电流越大，这个电阻lgm越小且因此可提供良好的保护。[0092]可针对多尔蒂放大器的主路径和峰值路径两者中的所有放大器级、驱动器级和前驱动器级单独地实施偏流控制。[0093]驱动器:前驱动器与驱动器之间的级间匹配[0094]图6示意性地示出在对前驱动器与驱动器之间的级间匹配网络的分析。[0095]级间匹配网络由前驱动器的集电极导线中的自耦变压器638具有分接头例如中间分接头）的线圈）和串联匹配电容器Cm640构成，如图6的左手边所示。[0096]尽管自耦变压器分接头不必需要在中心处，但在以下文本段中已假设分接头精确地位于中心处。[0097]出于分析的目的，图6的左手边上的自耦变压器被理想的变压器2:1连同磁化电感1^和漏电感Ls替换，如右手边所示。另外，左手边上的匹配电容器Cm被电容Cs和C’m的串联连接替换，如右手边所示。[0098]在自耦变压器的输出（中心分接头处的漏电感Ls的阻抗抵消U的部分阻抗对应于Cs。假设用C’m表示^的阻抗的剩余部分的相应电容。在较大环路增益的情况下，这个C’m连同驱动器的集电极-基极电容Cb。限定驱动器的电压增益:Av=_C’mCb。。因为自耦变压器引入因数2的电压分割，所以在增加信号幅度的情况下，如果驱动器的集电极电压应在前驱动器的集电极电压削波之前削波，那么驱动器的电压增益的幅值IAvl应大于2。然而，由于这降低前驱动器的功效且增加应由前驱动器递送的信号电流的幅度，所以不需要不必要的较大电压增益。因此，约3的电压增益幅值IAvI对于一些应用来说是良好的选择。这个考虑因素确定匹配电容器U的值。前驱动器的集电极上可见的电容为驱动器的C’m和输入电容Cin的串联连接除以4,这是因为自耦变压器的阻抗转换：（C’mCin4,其中符号表示电容的串联连接。与所述电容C’mCin4并联的是前驱动器的输出电容Cciut。这两个电容的总和Cciut+[C’mCin4]通过自耦变压器的磁化电感Lm进行解调。[0099]PA前驱动器设计[0100]图7示出前驱动器712a的简化示意图。[0101]对于输出级和驱动器，电压增益主要由电容比来确定:Av〜-C’mCbc，其中考虑到串联漏电感的作用，C’m表示串联匹配电容器Cm的有效电容。然而，在图7中示出的前驱动器的情况下，电压增益主要由电阻比来确定:Av〜RpfbRin，其中Rpfb765表示并联反馈电阻器且Rin,s767表示与前驱动器的输入串联的电阻器，其同样用作输入匹配。[0102]前驱动器:主前驱动器和峰值前驱动器的输入电阻[0103]在这个例子中，主前驱动器和峰值前驱动器两者都具有100Ω的输入电阻。在图1和图2中示出的峰值链前面的可编程衰减器被设计成使得其输入电阻为100Ω，而与其编程设置无关。然而仍期望100Ω的负载电阻。集总元件移相器图1和图2同样示出）的特性阻抗为100Ω，如此使100Ω的负载电阻峰值前驱动器的输入电阻转化成100Ω的输入电阻衰减器的负载电阻）。因为主支路和峰值支路的输入并联连接，所以得到总输入电阻（100100=50Ω。为精确获得100Ω的前驱动器的输入电阻，在这个实施方案中，这个输入电阻的80%以无源方式实施且仅20%以有源方式实施。这意味着80Ω的串联电阻器与20Ω的不完美虚拟接地。假设关于输出的电流分割为因数2仅50%的集电极信号电流进行反馈且其余部分转到下一级），那么需要跨导为220〇=0.以八。在60°：下，¥1等于2911^，且因此这需要集电极偏流gm*VT=3mA。[0104]前驱动器:施加偏压[0105]如驱动器一样，前驱动由电容式负载回转器实施低欧姆偏压。此回转器的细节在上文的“驱动器:施加偏压”标题下提供。[0106]可调式输入功率分路器[0107]图8示出分路器电路826的例子配置。[0108]如上文参考图1和图2所论述，分路器826还可被称作输入功率分路器将输入信号拆分用于主路径和峰值路径。由于主路径中的信号行进穿过具有90度相移的阻抗逆变器，所以峰值路径中的信号同样需要90度相移。峰值路径中的这个相移实施于输入功率分路器中。在分路器的峰值路径中相位和幅度两者皆可进行调整以最佳执行多尔蒂PA。峰值路径中的幅度控制器实施为衰减器808和相控制器810的这种可编程性可用于在对于不同频率、不同温度、不同供电电压和甚至作为处理扩散结果的不同产品来说不同但是最佳的设置下操作。[0109]在图8中，分路器衰减器808和分路器移相器810彼此级联连接在多尔蒂输入端802与峰值功率放大器814的峰值功率输入端之间。分路器衰减器808可被配置成在由峰值功率放大器814处理输入信号之前对所述输入信号施加可变衰减因数或放大因数。分路器移相器810可被配置成在由峰值功率放大器814处理输入信号之前对所述输入信号施加可变相移。将了解这些组件808和810的次序可逆转。[0110]具体来说，可设置可变分路器衰减器808和或可变分路器移相器810的值以减小多尔蒂放大器的操作在电路的温度改变时变得不稳定的可能性。举例来说，控制器未示出）可接收表示电路的部分的温度的一个或多个感测温度信号。举例来说，可接收表示以下的感测温度信号：IC的温度，或多尔蒂放大器的主功率放大器或峰值功率放大器的温度。控制器接着可基于感测温度信号设置可变分路器衰减器808和或可变分路器移相器810内的一个或多个可变组件的控制参数。举例来说，如果以数字方式实施控制，那么如果感测温度信号超过某一温度阈值，那么控制器可使得附加单元电容器被添加到分路器移相器810的CLC实施方案中和或可使得从可变分路器衰减器808移除单元分流电阻器。这种添加和移除可借助于例如MOSroT开关来实施。[0111]在一个例子中，控制器可接收串联接口上的感测温度信号。控制器还可接收用以设置控制器是否施加芯片上校准环路的操作信号。如果将施加芯片上校准环路，那么控制器可使用查找表LUT以基于接收到的感测温度信号来确定可变分路器衰减器808和或可变分路器移相器810的适当控制参数。LUT中的信息可为硬编码的，或可为可编程的且存储在例如OTP—次性可编程存储器中。OTP存储器的使用可为有益的，这是因为对于每一种产品，其性能可在工厂中进行测量，并且然后适合于测量性能的控制参数可存储在OTP存储器中以供将来使用。[0112]在另一个例子中，控制器可对接收到的感测温度信号施加算法以确定将施加于可变分路器衰减器808和或可变分路器移相器810上的控制参数。[0113]分路器衰减器808包括第一可变电阻器866和第二可变电阻器868。第二可变电阻器868连接在衰减器输入端与衰减器输出端之间。第一可变电阻器866连接在衰减器输入端与参考端876之间。可设置调节第一可变电阻器866和或第二可变电阻器868的值以提供所需衰减因数，并且因此控制提供到峰值功率放大器814的信号的幅值。[0114]在这个例子中，分路器移相器810被实施为CLC电路，且包括第一可变电容器870、电感器872和第二可变电容器874。第一可变电容器870连接在移相器输入端与参考端876之间。电感器872连接在移相器输入端与移相器输出端之间。第二可变电容器874连接在移相器输出端与参考端876之间。可设置调节第一可变电容器870和或第二可变电容器874的值以提供所需相移量。以这种方式，可控制提供到峰值功率放大器814的信号的相。[0115]在一个例子中，可变组件可变电阻器866、868和可变电容器870、874可通过将η型MOSroT用作RF开关从而以数字方式实施。举例来说，可使用L型数字步进衰减器DSA。[0116]图9a到图9c示出可用于提供在本文公开的可变组件的功能的电路的各种实施方案。[0117]图9a示出L型DSA数字步进衰减器）（例如具有NMOST装置）的例子。应了解电阻器和NM0SFET开关的串联连接的多个部分可同时针对分流支路和串联支路并联放置。可基于解析量也就是说，被视为适合于恰当控制的位量选择并行量。此外，可基于优选编码例如其中并联支路的量等于位量的二进制编码，或其中并联支路的量等于2的位量的幂减一的温度计编码设计并行量。温度计编码的优点是保证单片性，这在分路器衰减器为控制环路的一部分时有益于稳定。[0118]图9b示出可使用PI型（π型DSA的例子。PI型DSA可包括分流-R-串联-R-分流-R连接。在一个例子中，DSA可具有8种状态并且因此为3位且可具有0.5dB的步长。[0119]图9c示出以数字方式可调节的移相器的例子。同样，例如具有NMOST装置。应了解电容器和NM0SFET开关的串联连接的多个部分可并联放置。[0120]—般来说，各种电阻器、电容器和开关可用作具有相等值或可具有不同的值的单元装置。[0121]返回到图8,图8的分路器移相器810由具有可开关并联C支路的CLC拓扑结构组成。还可以数字方式实施这个拓扑结构。然而，对于使用较大带宽在2GHz下为400MHz的应用，CLC拓扑结构可能具有性能局限性。[0122]图10示出分路器移相器910的替代性实施方案，其提供为CLCCLC拓扑结构，其中每一个CLC电路移相45度。[0123]分路器移相器1010包括第一可变电容器1070、第一电感器1072、第二可变电容器1074、第三可变电容器1078、第二电感器1080和第四可变电容器1090。第一可变电容器1070连接在移相器输入端1092与参考端1076之间。第一电感器1072连接在移相器输入端1092与中间节点1096之间。第二可变电容器1074连接在中间节点1096与参考端1076之间。第三可变电容器1078连接在中间节点1096与参考端1076之间。第二电感器1080连接在中间节点1096与移相器输出端1094之间。第四可变电容器1090连接在移相器输出端1094与参考端1076之间。[0124]分路器移相器1010可提供以下优点。所述分路器移相器1010与单一CLC拓扑结构相比可对过程扩散更不敏感。另外，所述分路器移相器1010与单一CLC拓扑结构相比可具有更少的频率相关性且可产生更正交的幅度相位控制。另外，可实现良好的回程损耗。举例来说，可在整个更宽频率范围（亦即带宽）中提供15dB的回程损耗。可替换的是，对于既定带宽，电路可在整个更宽相位控制范围中维持15dB的更好的回程损耗。因此，分路器移相器1010可提供带宽和范围益处。[0125]本文公开的例子中的一个或多个例子可被视为完全集成的多尔蒂放大器，其中输入功率分路器、主放大器、峰值放大器和输出功率组合器的一部分为单片集成的。输出功率组合器的其它部分可集成于层压体上。芯片和层压体一起存在于同一封装内。输入功率分路器可包含以数字方式控制的移相器和衰减器。通过控制衰减器和移相器，可优化多尔蒂放大器的整体线性度。在放大具有较大峰值平均功率比的信号（如在蜂窝通信系统和无线局域网中所使用的无线电信号时，多尔蒂放大器的效率明显大于AB类放大器的效率。[0126]本文公开的例子可增加关于增大的集成水平的值，包括那些包括以下的例子:例如用于实施可调节分路器控制（幅度和相位）的数字总线（例如，SPI、I2C、MIPI、偏压电流控制和读取系统的可能性例如功率电平、温度、过电压、欠电压、过电流、过温度）。[0127]将峰值功率放大器提供为C类放大器以及使得峰值路径中的C类阈值可编程可存在优势，因为这样确定了峰值放大器开始帮助主放大器将功率递送到负载的交接点。可基于例如操作频率、温度、负载阻抗或供电电压来编程C类阈值。还可基于多尔蒂放大器电路的产品实现已经历的特定的过程扩散来编程C类阈值。因此，对这个峰值放大器阈值编程可为多尔蒂放大器电路的校准或自校准的一部分。[0128]本文公开的电路中的一个或多个电路可解决以下问题:在放大具有高峰值平均功率比的信号时的低效率操作、窄带信号转移、非线性信号放大、低信号增益，和庞大的实施方案。[0129]在普通单链AB类放大器将用于放大具有高峰值平均功率比的信号时，信号的平均功率电平应进行调节以使得将存在能够放大较大信号峰值而不引入显著失真的足够余裕空间。换句话说:这种单链放大器应以补偿模式操作。这可导致低效率。[0130]本文公开的例子包含两个放大器链，而不是只有一个:可为主放大器AB类和峰值放大器C类）。在这种情况下，因为主放大器由峰值放大器负载调制，所以可能不需要以补偿模式操作主放大器，这是因为信号峰值由峰值放大器操纵。这可导致高效率。[0131]在本文公开的例子中，由主放大器和峰值放大器产生的信号通过输出功率组合器组合，所述输出功率组合器在主路径中引入阻抗逆变且在峰值路径中引入阻抗转换。可设计这种阻抗逆变和阻抗转换以便获得较大信号转移带宽。[0132]在本文公开的例子中，输入信号借助于可调节输入功率分路器而被分离成驱动主放大器的第一信号和驱动峰值放大器的第二信号。这个输入功率分路器在峰值路径中引入信号衰减和相移。可调节信号衰减以及相移的量以便使得多尔蒂放大器的整体线性度最佳化。[0133]在本文公开的例子中，主放大器链和峰值放大器链两者都配备有多个增益级。这样可在输入功率分路器上产生近似信号强度的独立负载且其可提供大量有益于增加功率效率的功率增益且可方便于终端用户。[0134]除非明确陈述特定次序，否则可按任何次序执行以上各图中的指令和或流程图步骤。另外，本领域的技术人员将认识到，尽管已经论述一个例子指令集方法，但是本说明书中的材料可以多种方式组合从而还产生其它例子，并且应在此详细描述提供的上下文内来理解。[0135]在一些例子实施例中，上文描述的指令集方法实施为体现为可执行指令集的功能和软件指令，这些指令在计算机或以所述可执行指令编程和控制的机器上实现。此类指令被加载以在处理器例如一个或多个CPU上执行。术语处理器包括微处理器、微控制器、处理器模块或子系统包括一个或多个微处理器或微控制器），或其它控制或计算装置。处理器可以指单个组件或指代多个组件。[0136]在其它例子中，本文示出的指令集方法以及与这些指令集方法相关联的数据和指令存储在相应的存储装置中，这些存储装置实施为一个或多个非暂时性机器或计算机可读或计算机可用存储媒体。此类计算机可读或计算机可用存储媒体被认为是物品（或制品）的一部分。物品或制品可以指任何制造的单个组件或多个组件。如本文所限定的非暂时性机器或计算机可用媒体不包括信号，但是此类媒体可能能够接收和处理来自信号和或其它暂时性媒体的信息。[0137]本说明书中论述的材料的例子实施例可整体或部分通过网络、计算机或基于数据的装置和或服务实施。这些可以包括云、因特网、内联网、移动装置、台式计算机、处理器、查询表、微控制器、消费者设备、基础设施，或其它致能装置和服务。如本文和权利要求书中可以使用，提供以下非排他性限定。[0138]在一个例子中，使本文论述的一个或多个指令或步骤自动化。术语自动化或自动和其类似变化意味着使用计算机和或机械电气装置控制设备、系统和或过程的操作，而不需要人类干预、观察、努力和或决策。[0139]应了解，称为耦合的任何组件可以直接或间接耦合或连接。在间接耦合的情况下，可在据称将耦合的两个组件之间安置额外的组件。[0140]在本说明书中，已经依据细节的所选集合呈现例子实施例。然而，本领域的普通技术人员将理解，可以实践包括这些细节的不同选定集合的许多其它例子实施例。预期所附权利要求书涵盖所有可能的例子实施例。

权利要求：1.一种多尔蒂放大器电路，其特征在于，所述多尔蒂放大器电路包括：分路器，所述分路器具有：用于接收输入信号的分路器输入端；主分路器输出端；以及峰值分路器输出端；主功率放大器，所述主功率放大器具有主功率输入端和主功率输出端，其中：所述主功率输入端连接到所述主分路器输出端;且所述主功率输出端被配置成提供主功率放大器输出信号；峰值功率放大器，所述峰值功率放大器具有峰值功率输入端和峰值功率输出端，其中：所述峰值功率输入端连接到所述峰值分路器输出端;且所述峰值功率输出端被配置成提供峰值功率放大器输出信号；集成电路；其中所述分路器、所述主功率放大器和所述峰值功率放大器借助于所述集成电路被提供。2.根据权利要求1所述的多尔蒂放大器，其特征在于：所述分路器输入端连接到所述主分路器输出端，且所述分路器包括分路器衰减器和分路器移相器，所述分路器移相器级联连接在所述分路器输入端与所述峰值分路器输出端之间。3.根据权利要求2所述的多尔蒂放大器电路，其特征在于，所述分路器衰减器和所述分路器移相器在所述集成电路上被提供。4.根据权利要求2或权利要求3所述的多尔蒂放大器电路，其特征在于，所述分路器衰减器包括可被配置成对所述输入信号施加可变衰减或放大因数的可变分路器衰减器。5.根据权利要求4所述的多尔蒂放大器电路，其特征在于，所述可变分路器衰减器包括：第一可变电阻器；以及第二可变电阻器其中：所述第二可变电阻器连接在衰减器输入端与衰减器输出端之间;且所述第一可变电阻器连接在所述衰减器输入端与参考端之间。6.根据权利要求2到5中任一项所述的多尔蒂放大器电路，其特征在于，所述分路器移相器包括可被配置成对所述输入信号施加可变相移的可变分路器移相器。7.根据权利要求6所述的多尔蒂放大器电路，其特征在于，所述可变分路器移相器包括：第一可变电容器，第一电感器，第二可变电容器，第三可变电容器，第二电感器，以及第四可变电容器；其中：所述第一可变电容器连接在移相器输入端与参考端之间；所述第一电感器连接在所述移相器输入端与中间节点之间；所述第二可变电容器连接在所述中间节点与所述参考端之间；所述第三可变电容器连接在所述中间节点与所述参考端之间；所述第二电感器连接在所述中间节点与移相器输出端之间;且所述第四可变电容器连接在所述移相器输出端与所述参考端之间。8.根据在前的任一项权利要求所述的多尔蒂放大器电路，其特征在于，所述多尔蒂放大器电路进一步包括：变压器，所述变压器具有变压器输入端和变压器输出端，其中：所述变压器输入端连接到所述峰值功率输出端;且所述变压器输出端被配置成将变压器输出信号提供到组合节点。9.根据在前的任一项权利要求所述的多尔蒂放大器电路，其特征在于，所述多尔蒂放大器电路进一步包括：封装；以及层压体；其中所述集成电路和所述层压体在所述封装中被提供。10.根据权利要求9所述的多尔蒂放大器电路，其特征在于，所述多尔蒂放大器电路进一步包括连接在所述主功率输出端与组合节点之间的主输出阻抗逆变器，其中所述主输出阻抗逆变器包括CLC电感器、第一CLC电容器和第二CLC电容器，其中：所述CLC电感器连接在所述主功率输出端与所述组合节点之间；所述第一CLC电容器连接在所述主功率输出端与参考端之间;且所述第二CLC电容器连接在所述组合节点与所述参考端之间。

百度查询： 恩智浦有限公司 多尔蒂放大器电路

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD