申请/专利权人：上海华力集成电路制造有限公司

申请日：2022-08-25

公开（公告）日：2024-03-08

公开（公告）号：CN117673014A

主分类号：H01L23/498

分类号：H01L23/498

优先权：

专利状态码：在审-公开

法律状态：2024.03.08#公开

摘要：本发明提供一种减少IO氧化硅去除过程中介电层损失的方法，位于硅基底上的多个相互间隔排布的栅结构；栅结构底部与硅基底之间的IO氧化硅层；沉积刻蚀停止层；栅结构由多晶硅结构、第一硬掩膜层和第二硬掩膜层组成；沉积第一介电层以填充栅结构之间的空间；对第一介电层进行回刻；沉积氮化硅层以连续覆盖第一介电层和被暴露出的刻蚀停止层；在氮化硅层上沉积第二介电层；非选择性回刻以去除第二介电层和被第二介电层覆盖的栅结构、侧墙、刻蚀停止层及氮化硅层；去除剩余的多晶硅结构；去除IO氧化硅层。本发明在第一介电层上形成氮化硅硬掩膜，防止在去除IO氧化硅层的过程中，对第一介电层造成损失，因此可以避免栅极高度的损失。

主权项：1.一种减少IO氧化硅去除过程中介电层损失的方法，其特征在于，至少包括：步骤一、提供半导体结构；所述半导体结构包括：硅基底；位于所述硅基底上的多个相互间隔排布的栅结构；所述栅结构底部与所述硅基底的上表面之间的IO氧化硅层；依附于所述栅结构侧壁的侧墙；沉积刻蚀停止层；所述刻蚀停止层以连续分布的方式覆盖在所述栅结构侧壁的所述侧墙、栅结构顶部以及所述栅结构之间的所述硅基底上表面；所述栅结构由自下而上堆叠的多晶硅结构、第一硬掩膜层和第二硬掩膜层组成；步骤二、沉积第一介电层以填充所述栅结构之间的空间，之后平坦化并暴露出所述栅结构顶部的所述刻蚀停止层；步骤三、对所述第一介电层进行回刻，并且回刻至剩余的所述第一介电层的高度为所述多晶硅结构高度的三分之二为止；步骤四、沉积氮化硅层以连续覆盖所述第一介电层上表面和被暴露出的所述刻蚀停止层上表面；步骤五、在所述氮化硅层上沉积第二介电层以填充所述栅结构之间的空间，之后平坦化以暴露出所述栅结构顶部的所述氮化硅层；步骤六、非选择性回刻以去除所述第二介电层以及被所述第二介电层覆盖的所述栅结构、侧墙、刻蚀停止层以及氮化硅层；保留所述第一介电层、位于所述第一介电层上表面的所述氮化硅层以及位于所述第一介电层之间的所述多晶硅结构、侧墙和刻蚀停止层；步骤七、去除剩余的所述多晶硅结构以形成凹槽，所述凹槽底部将所述IO氧化硅层露出；步骤八、去除所述IO氧化硅层，覆盖在所述第一介电层上表面的所述氮化硅层作为硬掩膜使所述第一介电层在去除所述IO氧化硅层的过程中不受损失。

全文数据：

权利要求：

百度查询： 上海华力集成电路制造有限公司 一种减少IO氧化硅去除过程中介电层损失的方法

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD