申请/专利权人：华南理工大学

申请日：2023-12-08

公开（公告）日：2024-03-08

公开（公告）号：CN117670644A

主分类号：G06T1/20

分类号：G06T1/20;G06F17/14

优先权：

专利状态码：在审-实质审查的生效

法律状态：2024.03.26#实质审查的生效;2024.03.08#公开

摘要：本发明公开了一种基于SRAM存内计算的二维FFT硬件加速器，涉及边缘端图像处理领域，针对现有技术中功耗大等问题提出本方案。所述AHB从机接口负责外部总线和顶层模块之间的数据传输；所述顶层模块负责对内外的控制信号和数据信号的传输；对外，顶层模块通过所述AHB从机接口接受主机的控制并转换为内部信号；对内，顶层模块负责协调整个二维FFT硬件加速器的工作，产生计数器变量以控制地址产生模块和旋转因子存储模块，使得正确的数据和控制信号能够送到移位器、累加器及SARM的乘法阵列中。优点在于，适应较大的数据量，应用存算一体化的二维FFT核设计和基4FFT运算，减少数据运算和迁移的总量，从而达到节省功耗和降低延时的目的。

主权项：1.一种基于SRAM存内计算的二维FFT硬件加速器，其特征在于，包括：AHB从机接口，顶层模块和二维FFT核；所述AHB从机接口负责外部总线和顶层模块之间的数据传输；所述顶层模块负责对内外的控制信号和数据信号的传输；对外，顶层模块通过所述AHB从机接口接受主机的控制并转换为内部信号；对内，顶层模块负责协调整个二维FFT硬件加速器的工作，产生计数器变量以控制地址产生模块和旋转因子存储模块，使得正确的数据和控制信号能够送到移位器、累加器及SARM的乘法阵列中。

全文数据：

权利要求：

百度查询： 华南理工大学 一种基于SRAM存内计算的二维FFT硬件加速器

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD