申请/专利权人：灿芯半导体(上海)股份有限公司

申请日：2023-11-07

公开（公告）日：2024-04-16

公开（公告）号：CN117312733B

主分类号：G06F17/14

分类号：G06F17/14

优先权：

专利状态码：有效-授权

法律状态：2024.04.16#授权;2024.01.16#实质审查的生效;2023.12.29#公开

摘要：本发明公开了一种动态调整计算速度的FFT实现方法，属于数字处理技术领域；本发明通过系统总线接口将待计算的数据按地址加载到FFT内部缓存中，在加载数据的过程中，根据FFT蝶形运算单元类型基‑2、基‑4和基‑8，由地址映射单元对输入数据的地址进行调整，数据缓存完成后，由蝶形运算模块启动FFT运算，通道控制模块根据系统乘法器阵列中空闲乘法器的数量，配置蝶形运算模块的并行通道数；本发明根据系统空闲乘法器数量，动态改变并行计算的通道数，能够有效的利用系统的乘法器资源，提高乘法器使用效率，避免造成乘法器资源的浪费。

主权项：1.一种动态调整计算速度的FFT实现方法，其特征在于，包括如下步骤：步骤一：SOC将N点待计算的原始数据，根据地址映射单元的地址映射规则，通过系统总线接口写入FFT内部缓存中；FFT内部缓存分为M个块存储器；步骤二：通道控制模块查询系统乘法器阵列中处于空闲状态的乘法器数量K，若K为0，则进入等待状态，若K大于1，则配置蝶形运算模块的并行计算通道数为K，0＜K≤M；步骤三：通过蝶形运算模块启动一阶FFT运算，蝶形运算模块分为M个蝶形运算单元，蝶形运算单元0，1，…，K-1分别从FFT内部缓存的块存储器SRAM0，SRAM1，…，SRAMK-1中读取数据进行蝶形运算，计算完成后，将数据写回原地址，进入步骤四；步骤四：若K＝M，则表示本阶FFT计算已经完成，若K≤M2，则蝶形运算单元K，K+1，…，2·K-1启动计算，若M2＜K＜M，则蝶形运算单元K，K+1，…，M启动计算，直到块存储器SRAMM中的数据完成计算，表示本阶计算完成，进入步骤五；步骤五：对已经计算完成的阶数进行计数，得到num_done，并与FFT计算所需要的总阶数num_stage进行对比判断，当选择基-2蝶形运算单元时，所需要计算的阶数为num_stage＝log2N，当选择基-4蝶形运算单元时，所需要计算的阶数为num_stage＝log4N，当选择基-8蝶形运算单元时，所需要计算的阶数为num_stage＝log8N，若num_done＝num_stage，则表示本次FFT计算已经完成，否则进入步骤二，进行下一阶运算，直到所有阶数的运算都已经完成。

全文数据：

权利要求：

百度查询： 灿芯半导体(上海)股份有限公司 一种动态调整计算速度的FFT实现方法

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD