申请/专利权人:三星电子株式会社
申请日:2023-08-29
公开(公告)日:2024-03-19
公开(公告)号:CN117729769A
主分类号:H10B12/00
分类号:H10B12/00;H01L21/768;G11C11/34;G11C11/4063
优先权:["20220919 KR 10-2022-0118039"]
专利状态码:在审-公开
法律状态:2024.03.19#公开
摘要:一种半导体器件包括在衬底上的SA电路、位线、栅电极、栅极绝缘图案、沟道、上接触插塞和电容器。位线包括在第二方向上顺序地布置的第一位线、第二位线、第三位线和第四位线。第一下接触插塞、第一下布线和第二下接触插塞在第三方向上顺序地堆叠在SA电路与第一位线之间,并且电连接到SA电路和第一位线。第三下接触插塞、第二下布线和第四下接触插塞在第三方向上顺序地堆叠在SA电路与第三位线之间,并且电连接到SA电路和第三位线。第一下布线和第二下布线处于彼此不同的水平高度处。
主权项:1.一种半导体器件,包括:读出放大器电路,所述读出放大器电路在衬底上;位线,所述位线在所述读出放大器电路上,每条所述位线在基本上平行于所述衬底的上表面的第一方向上延伸,所述位线在基本上平行于所述衬底的上表面并且与所述第一方向交叉的第二方向上彼此间隔开;栅电极,所述栅电极在所述位线上在所述第二方向上延伸;栅极绝缘图案,所述栅极绝缘图案在所述栅电极的在所述第一方向上的侧壁上;沟道,所述沟道在所述栅极绝缘图案的在所述第一方向上的侧壁上,所述沟道接触相应一条所述位线并且包括氧化物半导体材料;上接触插塞,所述上接触插塞接触所述沟道的上表面;以及电容器,所述电容器在所述上接触插塞上,其中,所述位线包括在所述第二方向上顺序地布置的第一位线、第二位线、第三位线和第四位线,第一下接触插塞、第一下布线和第二下接触插塞在基本上垂直于所述衬底的上表面的第三方向上顺序地堆叠在所述读出放大器电路与所述第一位线之间,所述第一下接触插塞、所述第一下布线和所述第二下接触插塞电连接到所述读出放大器电路和所述第一位线,第三下接触插塞、第二下布线和第四下接触插塞在所述第三方向上顺序地堆叠在所述读出放大器电路与所述第三位线之间,所述第三下接触插塞、所述第二下布线和所述第四下接触插塞电连接到所述读出放大器电路和所述第三位线,并且所述第一下布线和所述第二下布线布置在彼此不同的水平高度处。
全文数据:
权利要求:
免责声明
1、本报告根据公开、合法渠道获得相关数据和信息,力求客观、公正,但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解,仅供参考使用,不能作为本公司承担任何法律责任的依据或者凭证。