申请/专利权人：上海发电设备成套设计研究院有限责任公司

申请日：2018-11-15

公开（公告）日：2024-03-19

公开（公告）号：CN109374951B

主分类号：G01R19/00

分类号：G01R19/00

优先权：

专利状态码：有效-授权

法律状态：2024.03.19#授权;2019.03.19#实质审查的生效;2019.02.22#公开

摘要：本发明提供了一种基于FPGA的同步信号检测回路，包括用于测量静止变频启动装置SFC输入侧电网电压的电压采集装置，电压采集装置输入端连接SFC，电压采集装置输出端连接同步信号检测板SU的电压信号输入端，SU的同步信号输出端连接主控制板上的现场可编程门阵列FPGA的输入端，FPGA的压采保信号输出端连接SU的压采保信号输入端。FPGA根据同步信号产生压采保信号送至SU，压采保信号用于避免触发SFC网桥侧的可控硅对采样电路产生干扰，当可控硅触发开始时不采集电网电压信号，从而保证同步信号检测的准确性。本发明结构简单，成本低廉，性能可靠，适于大范围推广使用。

主权项：1.一种基于FPGA的同步信号检测回路，其特征在于：包括用于测量静止变频启动装置SFC输入侧电网电压的电压采集装置，电压采集装置输入端连接SFC，电压采集装置输出端连接同步信号检测板SU的电压信号输入端，SU的同步信号输出端连接主控制板上的现场可编程门阵列FPGA的输入端，FPGA的压采保信号输出端连接SU的压采保信号输入端；所述SFC的输入侧的电网三相交流电压信号通过电压采集装置接入SU；SU产生所述三相交流电压信号的同步信号，并将所述同步信号送入主控制板上的FPGA；FPGA根据所述同步信号和触发延迟角产生SFC的网桥侧的触发脉冲信号，驱动SFC的网桥侧的可控硅产生需要的直流电压和电流；FPGA还根据所述同步信号产生压采保信号送至SU，压采保信号用于避免触发SFC网桥侧的可控硅对采样电路产生干扰，当可控硅触发开始时不采集电网电压信号，从而保证同步信号检测的准确性。

全文数据：一种基于FPGA的同步信号检测回路技术领域本发明涉及一种同步信号检测回路，尤其涉及一种用于实现静止变频启动装置SFC输入电网电压的同步信号检测的回路。背景技术静止变频启动装置SFC广泛用于大型燃机机组和抽水蓄能发电机组等领域。将发电机当作同步电动机使用，通过SFC向发电机提供可变电压和频率的电源，同时控制励磁调节器，在启动过程中向发电机转子加入适当的励磁电流，从而使机组启动。逐步提高SFC输出的频率，使转子转速逐步增加，以满足燃机机组升速的要求。静止变频启动装置SFC的网桥侧由可控硅组成三相全桥可控整流电路，将电网侧交流电源变换为直流电源。SFC正常输出电压时，网桥工作在整流状态，通过改变整流触发角实现对直流侧电压和电流的控制。网桥控制的核心在于通过测量电网侧交流电压信号产生同步信号，然后再根据同步信号和触发延迟角产生触发脉冲，触发三相全桥可控整流电路。现有的同步信号检测装置，一般是直接将交流电压信号送入主控板，根据交流电压过零点确定同步信号，抗干扰性差，影响了检测结果的准确性。发明内容本发明要解决的技术问题是如何实现静止变频启动装置SFC输入电网电压的同步信号的准确检测。为了解决上述技术问题，本发明的技术方案是提供一种基于FPGA的同步信号检测回路，其特征在于：包括用于测量静止变频启动装置SFC输入侧电网电压的电压采集装置，电压采集装置输入端连接SFC，电压采集装置输出端连接同步信号检测板SU的电压信号输入端，SU的同步信号输出端连接主控制板上的现场可编程门阵列FPGA的输入端，FPGA的压采保信号输出端连接SU的压采保信号输入端。优选地，所述电压采集装置为电压互感器。优选地，所述电压采集装置为分压电阻。优选地，所述SFC的输入侧的电网三相交流电压信号通过电压采集装置接入SU；SU产生所述三相交流电压信号的同步信号，并将所述同步信号送入主控制板上的FPGA；FPGA根据所述同步信号和触发延迟角产生SFC的网桥侧的触发脉冲信号，驱动SFC的网桥侧的可控硅产生需要的直流电压和电流；FPGA还根据所述同步信号产生压采保信号送至SU，压采保信号用于避免触发SFC网桥侧的可控硅对采样电路产生干扰，当可控硅触发开始时不采集电网电压信号，从而保证同步信号检测的准确性。优选地，所述压采保信号是在触发脉冲头部分采取屏蔽采样信号，而其他时间进行采样信号。本发明提供的装置克服了现有技术的不足，通过SU进行同步信号检测，通过FPGA对压采保信号进行控制，增强了系统的抗干扰性，实现了静止变频启动装置SFC输入电网电压的同步信号的准确检测。装置结构简单，成本低廉，性能可靠，适于大范围推广使用。附图说明图1为本实施例提供的基于FPGA的同步信号检测回路结构示意图；图2为压采保信号示意图。具体实施方式下面结合具体实施例，进一步阐述本发明。图1为本实施例提供的基于FPGA的同步信号检测回路结构示意图，所述的基于FPGA的同步信号检测回路包括用于测量静止变频启动装置SFC输入侧电网电压的电压采集装置，电压采集装置输入端连接静止变频启动装置SFC，电压采集装置输出端连接同步信号检测板SU的电压信号输入端，同步信号检测板SU的同步信号输出端连接主控制板上的现场可编程门阵列FPGA的输入端，现场可编程门阵列FPGA的压采保信号输出端连接同步信号检测板SU的压采保信号输入端。本实施例中，用于测量静止变频启动装置SFC输入侧电网电压的电压采集装置为电压互感器PT或者分压电阻。本实施例提供的基于FPGA的同步信号检测回路使用时，将静止变频启动装置SFC的输入侧的电网三相交流电压信号通过电压互感器PT的二次侧或者分压电阻分压接入同步信号检测板SU，同步信号检测板SU产生三相交流电压信号的同步信号送入主控制板上的现场可编程门阵列FPGA，现场可编程门阵列FPGA根据检测的同步信号和控制算法确定的触发延迟角产生静止变频启动装置SFC的网桥侧的触发脉冲信号，驱动静止变频启动装置SFC的网桥侧的可控硅产生需要的直流电压和电流。现场可编程门阵列FPGA还根据同步信号产生压采保信号送至同步信号检测板SU，压采保信号用于避免触发SFC网桥侧的可控硅对采样电路产生干扰，当可控硅触发开始时不采集电网电压信号，从而保证了同步信号检测的准确性。其中，触发延迟角的产生由主控制板上的DSP实现，根据直流电流参考值和实际值的比较确定触发延迟角。压采保信号由FPGA产生，在触发脉冲头部分采取屏蔽采样信号，而其他时间进行采样信号。如图2所示，在脉冲头让压采保信号为0，则同步信号检测板SU不进行采样而对信号进行保持；在其他时间让压采保信号为1，则同步信号检测板SU进行采样。以上所述，仅为本发明的较佳实施例，并非对本发明任何形式上和实质上的限制，应当指出，对于本技术领域的普通技术人员，在不脱离本发明方法的前提下，还将可以做出若干改进和补充，这些改进和补充也应视为本发明的保护范围。凡熟悉本专业的技术人员，在不脱离本发明的精神和范围的情况下，当可利用以上所揭示的技术内容而做出的些许更动、修饰与演变的等同变化，均为本发明的等效实施例；同时，凡依据本发明的实质技术对上述实施例所作的任何等同变化的更动、修饰与演变，均仍属于本发明的技术方案的范围内。

权利要求：1.一种基于FPGA的同步信号检测回路，其特征在于：包括用于测量静止变频启动装置SFC输入侧电网电压的电压采集装置，电压采集装置输入端连接SFC，电压采集装置输出端连接同步信号检测板SU的电压信号输入端，SU的同步信号输出端连接主控制板上的现场可编程门阵列FPGA的输入端，FPGA的压采保信号输出端连接SU的压采保信号输入端。2.如权利要求1所述的一种基于FPGA的同步信号检测回路，其特征在于：所述电压采集装置为电压互感器。3.如权利要求1所述的一种基于FPGA的同步信号检测回路，其特征在于：所述电压采集装置为分压电阻。4.如权利要求1所述的一种基于FPGA的同步信号检测回路，其特征在于：所述SFC的输入侧的电网三相交流电压信号通过电压采集装置接入SU；SU产生所述三相交流电压信号的同步信号，并将所述同步信号送入主控制板上的FPGA；FPGA根据所述同步信号和触发延迟角产生SFC的网桥侧的触发脉冲信号，驱动SFC的网桥侧的可控硅产生需要的直流电压和电流；FPGA还根据所述同步信号产生压采保信号送至SU，压采保信号用于避免触发SFC网桥侧的可控硅对采样电路产生干扰，当可控硅触发开始时不采集电网电压信号，从而保证同步信号检测的准确性。5.如权利要求4所述的一种基于FPGA的同步信号检测回路，其特征在于：所述压采保信号是在触发脉冲头部分采取屏蔽采样信号，而其他时间进行采样信号。

百度查询： 上海发电设备成套设计研究院有限责任公司 一种基于FPGA的同步信号检测回路

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD