申请/专利权人：中国人民解放军海军航空大学

申请日：2024-02-04

公开（公告）日：2024-04-23

公开（公告）号：CN117687957B

主分类号：G06F15/78

分类号：G06F15/78;G06F18/22

优先权：

专利状态码：有效-授权

法律状态：2024.04.23#授权;2024.03.29#实质审查的生效;2024.03.12#公开

摘要：本发明涉及一种基于FPGA的Top‑k信息处理引擎及其排序方法，属于CPU数据处理技术领域。为了解决现有的部署在边缘设备上的Top‑k引擎无法进行高效排序的问题，该引擎，包括输入设备，FPGA以及输出设备；其中，所述FPGA内设有比较模块、寄存器队列一和寄存器队列二；所述输入设备输入原始数据，并且将数据发送至FPGA内的比较模块中；所述FPGA将原始数据进行比较、排序；所述输出设备用于输出最后的排序结果。本申请组合逻辑的方法可以很好的提高Top‑k引擎的排序速率，对于不同的数据规模都可以高效地完成排序任务。

主权项：1.一种基于FPGA的Top-k信息处理引擎，其特征在于：包括输入设备，FPGA以及输出设备；其中，所述FPGA内设有比较模块、寄存器队列一和寄存器队列二；所述输入设备输入数据，并且将数据发送至FPGA内的比较模块中；所述比较模块内部设有多个接收数据的比较器，所述比较器的数量与Top-k的k值相等，所述比较模块通过其内部ping_pong信号决定比较器存储寄存器队列一或寄存器队列二的数据来与输入数据进行比较；所述ping_pong信号包含一个低电平和一个高电平，由低电平到高电平为上升沿，由高电平到低电平为下降沿，当ping_pong信号处于低电平时，用“0”表示，当ping_pong信号处于高电平时，用“1”表示；所述寄存器队列一或寄存器队列二均包含多个寄存器，所述寄存器的数量与Top-k的k值相等，所述寄存器队列一或寄存器队列二中的寄存器中的数据会被相应比较器存储作为原始数据，并且与输入数据进行比较，并根据比较结果，比较器与寄存器对输入数据与原始数据进行处理；每个所述比较器设有一个renew端口，用来更新对应位置即i位置的寄存器的值，当ping_pong=0时，将寄存器队列一中第i个寄存器中的原始数据输出给寄存器队列二中第i个寄存器中，当ping_pong=1时，将寄存器队列二中第i个寄存器中的原始数据输出给寄存器队列一中第i个寄存器中；所述输出设备用于输出最后的排序结果。

全文数据：

权利要求：

百度查询： 中国人民解放军海军航空大学 一种基于FPGA的Top-k信息处理引擎及其排序方法

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD