申请/专利权人：成都华微电子科技股份有限公司

申请日：2022-08-17

公开（公告）日：2024-03-19

公开（公告）号：CN115437442B

主分类号：G05F1/56

分类号：G05F1/56

优先权：

专利状态码：有效-授权

法律状态：2024.03.19#授权;2022.12.23#实质审查的生效;2022.12.06#公开

摘要：高阶补偿带隙电压基准电路，涉及集成电路技术，本发明包括第一MOS管（MP1）、第二MOS管（MP2）、第一晶体管（Q1）、第二晶体管（Q2）、第三晶体管（Q3）、第四晶体管（Q4）、第一双运放（A1）、第二双运放（A2）、第三单运放（A3）和第四单运放（A4）。本发明不仅通过基准核之间基极电流在电阻上产生的压降，有效的对非线性的指数曲率进行了补偿，还实现了带隙电压的二倍放大，增大了基准的输出范围。

主权项：1.高阶补偿带隙电压基准电路，其特征在于，包括下述部分：第一MOS管MP1，其源极接高电平端，漏极通过第六电阻R6接第三参考点P3，其栅极通过电容接漏极；第二MOS管MP2，其源极接高电平端，漏极通过第八电阻R8接第一参考点P1，漏极还与电压输出端连接；第一晶体管Q1，其发射极通过第七十二电阻R72连接到第一参考点P1，其集电极接地；第二晶体管Q2，其发射极通过第二电阻R2连接到第二参考点P2，其集电极接地，第二参考点通过第七电阻R7接第一参考点P1；第三晶体管Q3，其发射极通过第五十二电阻R52连接到第三参考点P3，其集电极接地，其发射极还与第一晶体管Q1的基极连接；第四晶体管Q4，其发射极通过第一电阻R1连接到第四参考点P4，其集电极接地，第四参考点P4通过第五电阻R5接第三参考点P3，其发射极还通过第九电阻R9与第二晶体管Q2的基极连接，第四晶体管Q4的基极通过第十电阻R10接第五参考点P5和第三晶体管的基极；第一双运放A1，其正性输入端接第二参考点P2，负性输入端接第一晶体管Q1的发射极；第二双运放A2，其正性输入端接第四参考点P4，负性输入端接第三晶体管Q3的发射极；第三单运放A3，其正性输入端接第一双运放的正性输出端，负性输入端接第一双运放的负性输出端，其输出端接第二MOS管MP2的栅极；第四单运放A4，其正性输入端接第二双运放A2的正性输出端，负性输入端接第二双运放A2的负性输出端，其输出端接第一MOS管MP1的栅极；电压输出端通过第四电阻R4与第五参考点P5连接，第五参考点P5通过第三电阻R3接地；第二晶体管Q2的集电极面积是第一晶体管Q1集电极面积的8倍，第四晶体管Q4的集电极面积是第三晶体管Q3集电极面积的8倍。

全文数据：

权利要求：

百度查询： 成都华微电子科技股份有限公司 高阶补偿带隙电压基准电路

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD