申请/专利权人：高通股份有限公司

申请日：2022-07-18

公开（公告）日：2024-03-22

公开（公告）号：CN117751346A

主分类号：G06F7/544

分类号：G06F7/544

优先权：["20210802 US 17/391,718"]

专利状态码：在审-实质审查的生效

法律状态：2024.04.09#实质审查的生效;2024.03.22#公开

摘要：某些方面提供一种用于执行机器学习任务的装置，并且具体地，提供存储器中计算架构。一个方面提供一种用于存储器中计算的电路。该电路大体上包括：多个存储器单元，该多个存储器单元位于存储器的多个列中的每一个列上，该多个存储器单元被配置为存储表示神经网络的权重的多个位，其中该多个列中的每一个列上的该多个存储器单元位于该存储器的不同字线上；多个加法电路，每个加法电路耦合到该多个列中的相应一个列；第一加法器电路，该第一加法器电路耦合到该多个加法电路中的至少两个加法电路的输出；和累加器，该累加器耦合到该第一加法器电路的输出。

主权项：1.一种用于存储器中计算的电路，包括：多个存储器单元，所述多个存储器单元位于存储器的多个列中的每一个列上，所述多个存储器单元被配置为存储表示神经网络的权重的多个位，其中所述多个列中的每一个列上的所述多个存储器单元位于所述存储器的不同字线上；多个加法电路，每个加法电路耦合到所述多个列中的相应一个列；第一加法器电路，所述第一加法器电路耦合到所述多个加法电路中的至少两个加法电路的输出；和累加器，所述累加器耦合到所述第一加法器电路的输出。

全文数据：

权利要求：

百度查询： 高通股份有限公司 用于存储器中数字计算的折叠列加法器架构

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD