申请/专利权人：华大半导体有限公司

申请日：2023-12-25

公开（公告）日：2024-03-22

公开（公告）号：CN117749165A

主分类号：H03K19/0185

分类号：H03K19/0185;H03K19/003

优先权：

专利状态码：在审-实质审查的生效

法律状态：2024.04.09#实质审查的生效;2024.03.22#公开

摘要：本发明涉及集成电路技术领域。本发明提供一种高边电平转换电路，其特征在于，包括：低电压域逻辑非门、第一驱动电路、第二驱动电路、触发器、偏置电流源、电流镜、第一高压驱动器件、第二高压驱动器件、第一齐纳二极管、第二齐纳二极管、第一电阻、第二电阻、第一高压域逻辑非门、第二高压域逻辑非门、第一上升信号沿延迟模块、第二上升信号沿延迟模块、高压域RS触发器、第三驱动电路。

主权项：1.一种高边电平转换电路，其特征在于，包括：低电压域逻辑非门、第一驱动电路、第二驱动电路、触发器、偏置电流源、电流镜、第一高压驱动器件、第二高压驱动器件、第一齐纳二极管、第二齐纳二极管、第一电阻、第二电阻、第一高压域逻辑非门、第二高压域逻辑非门、第一上升信号沿延迟模块、第二上升信号沿延迟模块、高压域RS触发器、第三驱动电路，其中高边电平转换电路的输入端接收低压域高边驱动信号，并与低电压域逻辑非门和触发器的输入端相连，低电压域逻辑非门的输出端与第一驱动电路的输入端相连。第一驱动电路的输出端连接到第二高压驱动器件的栅极，第二高压驱动器件的源极连接到电流镜，漏极连接至第一节点，触发器的输出端与第二驱动电路的输入端相连，第二驱动电路的输出端连接到第一高压驱动器件的栅极，第一高压驱动器件的源极连接到电流镜，漏极连接至第二节点，第一齐纳二极管和第一电阻并联连接在电压节点VBST和第二节点之间，第一齐纳二极管的正极与第二节点相连，负极与电压节点VBST相连，第二齐纳二极管和第二电阻并联连接在电压节点VBST和第一节点之间，第二齐纳二极管的正极与第一节点相连，负极与电压节点VBST相连，第一高压域逻辑非门的输入端与第一节点相连，输出端连接至第一上升信号沿延迟模块的输入端，第一上升信号沿延迟模块的输出端连接至RS触发器的复位端R。第二高压域逻辑非门的输入端与第二节点相连，输出端连接至第二上升信号沿延迟模块的输入端，第二上升信号沿延迟模块的输出端连接至RS触发器的置位端S，RS触发器U1的Q端连接到第三驱动电路的输入端，第三驱动电路的输出端为高边电平转换器的输出端。

全文数据：

权利要求：

百度查询： 华大半导体有限公司 一种具有强抗干扰的高边电平转换电路

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD