申请/专利权人：上海艾为电子技术股份有限公司

申请日：2018-12-20

公开（公告）日：2024-03-22

公开（公告）号：CN109449156B

主分类号：H01L27/02

分类号：H01L27/02;H02H9/04

优先权：

专利状态码：有效-授权

法律状态：2024.03.22#授权;2019.04.02#实质审查的生效;2019.03.08#公开

摘要：本发明提供一种端口静电释放保护电路，包括低压选择电路和NMOS晶体管；低压选择电路的一个输入端和NMOS晶体管的漏极，均与待保护端口相连；低压选择电路的另一输入端和NMOS晶体管的源极均接地；低压选择电路的输出端与NMOS晶体管的栅极和衬底相连；并且，低压选择电路输出端输出的信号，为低压选择电路的两个输入端接收的信号中电位较低的信号。本发明通过增加低压选择电路，保证NMOS管的衬底电位始终是待保护端口和地之间的较低电位，当待保护端口接收到负电压信号时，NMOS晶体管的衬底与漏极之间的寄生二极管不会正向导通，避免NMOS管在工作时被烧毁的风险。

主权项：1.一种端口静电释放保护电路，其特征在于，包括：低电压选择电路和NMOS晶体管；其中：所述低电压选择电路的一个输入端，和，所述NMOS晶体管的漏极，均与待保护端口相连；所述低电压选择电路的另一个输入端，和，所述NMOS晶体管的源极，均接地；所述低电压选择电路的输出端与所述NMOS晶体管的栅极和衬底相连；且所述低电压选择电路的输出端输出的信号，为所述低电压选择电路的两个输入端接收的信号中电位较低的信号。

全文数据：一种端口静电释放保护电路技术领域本发明涉及电力电子技术领域，特别涉及一种端口静电释放保护电路。背景技术传统的端口ESDElectro-Staticdischarge，静电释放保护电路，都是基于芯片正常工作时，端口信号为非负电压信号而设计的。如图1所示，其晶体管M1是不带DNWDeepN-WELL，采用深n阱工艺在NWELL之下注入的一层N-隔离的普通NMOSN-Metal-Oxide-Semiconductor，N型金属-氧化物-半导体晶体管，其栅极G、源极S以及衬底PW接GND电位，其漏极D直接接端口PAD。图1中，当端口PAD输入信号为正电压信号时，晶体管M1衬底PW与漏极D之间的寄生二极管PN结发生雪崩击穿，击穿电流流过衬底电阻，在衬底PW与源极S之间产生电压差，当电压差大到一定程度，使得衬底PW与源极S之间PN结导通，最终晶体管M1的寄生NPN三极管导通，寄生NPN三极管成为ESD电流的主要泄放通路，从而实现对内部电路的保护。然而实际应用中的某些应用场合，在芯片正常工作时，其端口输入信号可能会出现负电压，如果直接采用传统ESD保护电路，比如图1所示的端口ESD保护电路，当端口PAD输入信号为负电压信号时，由于晶体管M1的衬底PW直接接GND，则衬底PW与漏极D之间的寄生二极管有发生正向导通的风险，当压差较大时，会产生很大的漏电流，严重时甚至烧毁该晶体管。发明内容本发明提供一种端口静电释放保护电路，以解决现有技术中输入信号为负电压信号时存在安全隐患的问题。为实现上述目的，本申请提供的技术方案如下：一种端口静电释放保护电路，包括：低电压选择电路和NMOS晶体管；其中：所述低电压选择电路的一个输入端，和，所述NMOS晶体管的漏极，均与待保护端口相连；所述低电压选择电路的另一个输入端，和，所述NMOS晶体管的源极，均接地；所述低电压选择电路的输出端与所述NMOS晶体管的栅极和衬底相连；且所述低电压选择电路的输出端输出的信号，为所述低电压选择电路的两个输入端接收的信号中电位较低的信号。可选的，所述NMOS晶体管为带DNW隔离的NMOS晶体管。可选的，所述低电压选择电路包括：第一开关管和第二开关管；所述第二开关管的第一端，作为所述低电压选择电路的一个输入端，与所述待保护端口相连；所述第一开关管的第一端，作为所述低电压选择电路的另一个输入端，接地；所述第一开关管的控制端与所述待保护端口相连；所述第二开关管的控制端接地；所述第一开关管的第二端与所述第二开关管的第二端相连，连接点作为所述低电压选择电路的输出端。可选的，所述第一开关管和所述第二开关管均为：控制端电位高于第一端电位时导通的开关管。可选的，所述第一开关管和所述第二开关管均为NMOS晶体管。可选的，所述低电压选择电路包括：第一电阻和第二电阻；所述第一电阻设置于所述第二开关管的控制端及地之间；所述第二电阻设置于所述第一开关管的控制端及所述待保护端口之间。本发明提供的端口静电释放保护电路，由于低电平选择电路的输出端输出的信号为其两个输入端接收的信号中电位较低的信号，能够使得NMOS晶体管的衬底电位始终为待保护端口与地之间的较低电位；而NMOS晶体管的漏极与待保护端口相连，源极接地；因此，若正常工作情况下，待保护端口的输入信号为负电压信号，则该NMOS晶体管的衬底电位也将为该负电压信号的电压，进而不会出现衬底与漏极之间寄生二极管正向导通的情况，避免了漏电流的产生，以及，烧毁MOS管的风险。附图说明为了更清楚地说明本发明实施例或现有技术内的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述内的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图1是现有技术提供的一种端口静电释放保护电路的示意图；图2是本发明实施例公开的一种端口静电释放保护电路的示意图；图3是本发明另一实施例公开的一种端口静电释放保护电路的示意图；图4是本发明另一实施例公开的一种端口静电释放保护电路的示意图。具体实施方式下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。为了解决现有技术中输入信号为负电压信号时存在安全隐患的问题，本发明实施例提供一种端口静电释放保护电路，具体结构可参见图2，包括：低压选择电路210和NMOS晶体管220；其中：低压选择电路210的一个输入端和NMOS晶体管220的漏极均与待保护端口PAD相连；低压选择电路210的另一个输入端和NMOS晶体管220的源极均接地。需要说明的是，NMOS晶体管220为带DNW隔离的NMOS晶体管。另外，为了更好地说明，将低压选择电路210中与带保护端口PAD相连的输入端记为低压选择电路210的第一输入端，将低压选择电路210中接地的输入端记为低压保护电路210的第二输入端。低压选择电路210的输出端与NMOS晶体管220的栅极和衬底相连。需要说明的是，低压选择电路210的输出端输出的信号，为低压选择电路210的两个输入端接收的信号中电位较低的信号。当待保护端口PAD接收到正电压信号时，由于低压选择电路210的第一输入端接收到的信号的电位高于第二输入端接收到的信号的电位，所以低压选择电路210的输出端输出的信号为低压选择电路210的第二输入端接收到的信号；因此，晶体管220的栅极和衬底的电位均为低压选择电路210的第二输入端接收到的信号中的电位，即地电平。因为NMOS晶体管220的衬底电位小于NMOS晶体管220的漏极的电位，所以NMOS晶体管220的漏极与NMOS晶体管220的衬底之间的寄生PN结被反向击穿，产生击穿电流；所述击穿电流流过NMOS晶体管220的衬底电阻，产生电压差；当所述电压差大于第一阈值电压时，NMOS晶体管220的衬底与NMOS晶体管220的源极之间的寄生PN结导通，使得NMOS管220的寄生NPN三极管导通；待保护端口PAD中积累的正电荷通过所述寄生NPN三极管泄放到地，从而达到保护内部电路的目的。当待保护端口PAD接收到负电压信号时，由于低压选择电路210的第一输入端接收到的信号的电位小于第二输入端接收到的信号的电位，所以低压选择电路210的输出端输出的信号为低压选择电路210的第一输入端接收到的信号；因此，晶体管220的栅极和衬底的电位均为待保护端口PAD接收到的负电压信号中的电位。因为NMOS晶体管220的衬底电位小于NMOS晶体管220的源极的电位，所以NMOS晶体管220的源极与NMOS晶体管220的衬底之间的寄生PN结被反向击穿，产生击穿电流；所述击穿电流流过NMOS晶体管220的衬底电阻，产生电压差；当所述电压差大于第二阈值电压时，NMOS晶体管220的衬底与NMOS晶体管220的漏极之间的寄生PN结导通，使得NMOS管220的寄生NPN三极管导通；待保护端口PAD中积累的负电荷通过所述寄生NPN三极管泄放到地，从而达到保护内部电路的目的。本实施例通过增加低压选择电路，保证NMOS晶体管的衬底电位始终是待保护端口和地之间的较低电位；当待保护端口接收到负电压信号时，NMOS晶体管的衬底电压和漏极的电压均是负电压信号的电压，NMOS晶体管的衬底与漏极之间的寄生二极管不会正向导通，避免NMOS管在工作时被烧毁的风险，提高了所述端口静电释放保护电路的安全性。可选的，如图3，在本发明的另一实施例中，低压选择电路210的一种实施方式，包括：第一开关管M1和第二开关管M2；其中：第二开关管M2的第一端，作为低电压选择电路210的一个输入端，与待保护端口PAD相连；第一开关管M1的第一端，作为低电压选择电路210的另一个输入端，接地。为了更好地说明，将低压选择电路210中与带保护端口PAD相连的输入端记为低压选择电路210的第一输入端，将低压选择电路210中接地的输入端记为低压选择电路210的第二输入端。第一开关管M1的控制端与待保护端口PAD相连；第二开关管M2的控制端接地；第一开关管M1的第二端与第二开关管M2的第二端相连，连接点作为低电压选择电路210的输出端。需要说明的是，第一开关管M1和第二开关管M2均为NMOS晶体管；其中，两个开关管的第一端均为漏极，两个开关管的第二端均为源级和衬底的连接点，两个开关管的控制端均为栅极。当待保护端口PAD接收到正电压信号时，即第一开关管M1的控制端接收到正电压信号，由于第一开关管M1的第一端接地，所以第一开关管M1的控制端接收到的正电压信号的电位大于第一开关管M1的第一端的电位，因此第一开关管M1导通；而第二开关管M2由于其控制端接地，并且其第一端接收到正电压信号，所以第二开关管M2的控制端的电位小于第二开关管M2的第一端接收到的正电压信号的电位，因此第二开关管M2关断。由于第一开关管M1导通，而第二开关管M2关断，所以低压选择电路210的输出端输出的信号为低压选择电路210的第二输入端接收到的信号，其电位为地电平。当待保护端口PAD接收到负电压信号时，即第一开关管M1的控制端接收到负电压信号，由于第一开关管M1的第一端接地，所以第一开关管M1的控制端接收到的负电压信号的电位小于第一开关管M1的第一端的电位，因此第一开关管M1关断；而第二开关管M2由于其控制端接地，并且其第一端接收到负电压信号，所以第二开关管M2的控制端的电位大于第二开关管M2的第一端接收到的负电压信号的电位，因此，第二开关管M2导通。由于第一开关管M1关断，而第二开关管M2导通，所以低压选择电路210的输出端输出的信号为低压选择电路210的第一输入端接收到的信号，即该负电压信号。因为当待保护端口PAD接收到正电压信号时，低压选择电路210的输出端输出的信号为低压选择电路210的第二输入端接收到的信号；当待保护端口PAD接收到负电压信号时，低压选择电路210的输出端输出的信号为低压选择电路210的第一输入端接收到的信号，即待保护端口PAD接收到的负电压信号，所以低压选择电路210的输出端输出的信号为，低压选择电路210的两个输入端接收的信号中电位较低的信号。其余结构及原理与上述实施例相同，此处不再一一赘述。可选的，如图4，在本发明的另一实施例中低压选择电路210的另一种实施方式，包括：第一开关管M1、第二开关管M2、第一电阻R1和第二电阻R2；其中：第二开关管M2的第一端，作为低电压选择电路210的一个输入端，与待保护端口PAD相连；第一开关管M1的第一端，作为低电压选择电路210的另一个输入端，接地。为了更好地说明，将低压选择电路210中与带保护端口PAD相连的输入端记为低压选择电路210的第一输入端，将低压选择电路210中接地的输入端记为低压选择电路210的第二输入端。第一开关管M1的控制端与待保护端口PAD相连；并且，将第二电阻R2设置于第一开关管M1的控制端和待保护端口PAD之间。第二开关管M2的控制端接地；并且，将第一电阻R1设置于第二开关管M2的控制端和地之间。第一开关管M1的第二端与第二开关管M2的第二端相连，连接点作为低电压选择电路210的输出端。需要说明的是，第一开关管M1和第二开关管M2均为NMOS晶体管；其中，两个开关管的第一端均为漏极，两个开关管的第二端均为源极和衬底的连接点，两个开关管的控制端均为栅极。相比图3所示实施例，本实施例中增加第一电阻R1和第二电阻R2，能够保护第一开关管M1和第二开关管M2，避免其受到静电释放的损伤。其余结构及原理与上述实施例相同，此处不再一一赘述。本发明中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例公开的装置而言，由于其与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制。虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明。任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案做出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。

权利要求：1.一种端口静电释放保护电路，其特征在于，包括：低电压选择电路和NMOS晶体管；其中：所述低电压选择电路的一个输入端，和，所述NMOS晶体管的漏极，均与待保护端口相连；所述低电压选择电路的另一个输入端，和，所述NMOS晶体管的源极，均接地；所述低电压选择电路的输出端与所述NMOS晶体管的栅极和衬底相连；且所述低电压选择电路的输出端输出的信号，为所述低电压选择电路的两个输入端接收的信号中电位较低的信号。2.根据权利要求1所述的端口静电释放保护电路，其特征在于，所述NMOS晶体管为带DNW隔离的NMOS晶体管。3.根据权利要求1所述的端口静电释放保护电路，其特征在于，所述低电压选择电路包括：第一开关管和第二开关管；所述第二开关管的第一端，作为所述低电压选择电路的一个输入端，与所述待保护端口相连；所述第一开关管的第一端，作为所述低电压选择电路的另一个输入端，接地；所述第一开关管的控制端与所述待保护端口相连；所述第二开关管的控制端接地；所述第一开关管的第二端与所述第二开关管的第二端相连，连接点作为所述低电压选择电路的输出端。4.根据权利要求3所述的端口静电释放保护电路，其特征在于，所述第一开关管和所述第二开关管均为：控制端电位高于第一端电位时导通的开关管。5.根据权利要求4所述的端口静电释放保护电路，其特征在于，所述第一开关管和所述第二开关管均为NMOS晶体管。6.根据权利要求3-5任一所述的端口静电释放保护电路，其特征在于，所述低电压选择电路包括：第一电阻和第二电阻；所述第一电阻设置于所述第二开关管的控制端及地之间；所述第二电阻设置于所述第一开关管的控制端及所述待保护端口之间。

百度查询： 上海艾为电子技术股份有限公司 一种端口静电释放保护电路

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD