申请/专利权人：芯原微电子(上海)股份有限公司;芯原控股有限公司

申请日：2019-11-14

公开（公告）日：2024-03-22

公开（公告）号：CN110855289B

主分类号：H03L7/093

分类号：H03L7/093;H03L7/099;H03L7/18

优先权：

专利状态码：有效-授权

法律状态：2024.03.22#授权;2020.03.24#实质审查的生效;2020.02.28#公开

摘要：本发明提供一种全数字锁相环的锁定方法及全数字锁相环电路，获取环路相位差，基于环路相位差产生振荡调谐字；基于振荡调谐字调整全数字锁相环输出信号的频率，并基于全数字锁相环输出信号更新环路相位差，重新调整全数字锁相环输出信号的频率，直至相位锁定；其中，相位锁定过程至少包括两个调整阶段，实时监测所述环路相位差，当环路相位差小于相位差阈值时进入下一调整阶段，并改变环路参数逐步减小环路带宽。本发明通过粗调、中调、精调逐步锁定相位，并基于环路相位差逐渐减小环路带宽减小锁定时间；基于振荡调谐字调整相位锁定的调整阶段，避免系统失锁，提高系统稳定性；利用先进的CMOS工艺，比其对应的模拟电路模块更有优势。

主权项：1.一种全数字锁相环的锁定方法，其特征在于，所述全数字锁相环的锁定方法至少包括：获取环路相位差，基于所述环路相位差产生振荡调谐字；基于所述振荡调谐字调整全数字锁相环输出信号的频率，并基于所述全数字锁相环输出信号更新所述环路相位差，重新调整所述全数字锁相环输出信号的频率，直至相位锁定；其中，获取所述环路相位差的方法包括：对频率控制字进行累加，以得到参考相位；对所述全数字锁相环输出信号的上升沿次数进行累加，以得到可变相位；基于所述全数字锁相环输出信号与参考时钟的时间间隔得到小数相位差；将所述参考相位与所述可变相位求差，再与所述小数相位差求和，以得到所述环路相位差；相位锁定过程至少包括两个调整阶段，实时监测所述环路相位差，当所述环路相位差小于相位差阈值时进入下一调整阶段，并改变环路参数逐步减小环路带宽。

全文数据：

权利要求：

百度查询： 芯原微电子(上海)股份有限公司;芯原控股有限公司 全数字锁相环的锁定方法及全数字锁相环电路

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD