申请/专利权人：中科(深圳)无线半导体有限公司

申请日：2023-11-15

公开（公告）日：2024-03-22

公开（公告）号：CN117238242B

主分类号：G09G3/32

分类号：G09G3/32

优先权：

专利状态码：有效-授权

法律状态：2024.03.22#授权;2024.01.02#实质审查的生效;2023.12.15#公开

摘要：本发明公开了一种提高电流镜镜像精度的MicroLED电流型驱动电路的实现方法，该驱动电路由源极驱动电路和像素点电流型驱动电路构成；所述源极驱动电路由运算放大器OP和一端分别连接在运算放大器OP的两个输入端且另一端接地的电阻Rr1、电阻Rr2以及漏极与运算放大器OP的反相输入端Vn相连的晶体管PM1组成；其中，运算放大器OP的输出端与像素点电流型驱动电路相连；晶体管PM1的栅极接控制电压Vc，晶体管PM1的源极与像素点电流型驱动电路相连。本发明驱动电路响应速度快。并且可以适当降低电源电压ELVDD。从而使得本发明可以降低驱动功耗，而且还可以保证电流输出精度。

主权项：1.一种提高电流镜镜像精度的MicroLED电流型驱动电路，其特征在于，由源极驱动电路、像素点电流型驱动电路和精度改善模块构成；其中，源极驱动电路输出驱动信号至像素点电流型驱动电路，精度改善模块用于使像素点电流型驱动电路中的驱动管在电流驱动阶段和显示阶段漏源电压相同；所述源极驱动电路由运算放大器OP和一端分别连接在运算放大器OP的两个输入端且另一端接地的电阻Rr1、电阻Rr2，运算放大器OP的输出端和反相输入端Vn与像素点电流型驱动电路相连；运算放大器OP的同相输入端输入电流Idata；所述像素点电流型驱动电路包括栅极互连的晶体管TS1、晶体管TS2，栅极与晶体管TS1的源极相连、漏极与晶体管TS2的源极相连晶体管DT1，连接于晶体管DT1的栅极与源极之间的电容Cst，源极与晶体管DT1的漏极相连、栅极接入使能信号EN的晶体管TS3，正极与晶体管TS3的漏极相连且负极接地的LED；其中，晶体管TS1的漏极与运算放大器OP的输出端相连，晶体管TS2的漏极与运算放大器OP的反相输入端Vn相连；晶体管DT1的源极接入电源ELVDD；其中，精度改善模块连接于晶体管TS2的漏极与运算放大器OP的反相输入端Vn之间或连接于晶体管DT1的漏极和晶体管TS3源极之间；或者所述像素点电流型驱动电路包括栅极互连的晶体管TS1、晶体管TS2，栅极与晶体管TS1的源极相连、漏极与晶体管TS2的源极相连晶体管DT2，连接于晶体管DT2的栅极与源极之间的电容Cst，栅极与晶体管TS1的源极相连、源极与晶体管DT2的源极相连晶体管DT1，源极与晶体管DT1的漏极相连、栅极接入使能信号EN的晶体管TS3，正极与晶体管TS3的漏极相连且负极接地的LED；其中，晶体管TS1的漏极与运算放大器OP的输出端相连，晶体管TS2的漏极与运算放大器OP的反相输入端Vn；晶体管DT1的源极和晶体管DT2的源极接入电源ELVD；其中，精度改善模块连接于晶体管TS2的漏极与运算放大器OP的反相输入端Vn之间或连接于晶体管DT1的漏极、晶体管DT2的漏极、晶体管TS2的源极和晶体管TS3源极之间。

全文数据：

权利要求：

百度查询： 中科(深圳)无线半导体有限公司 提高电流镜镜像精度的Micro LED电流型驱动电路的实现方法

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD