申请/专利权人：意法半导体(鲁塞)公司

申请日：2023-04-28

公开（公告）日：2024-03-22

公开（公告）号：CN220651254U

主分类号：G06F15/78

分类号：G06F15/78

优先权：["20220429 US 17/733,934"]

专利状态码：有效-授权

法律状态：2024.03.22#授权

摘要：本公开涉及集成电路和片上系统。一种集成电路，包括：可编程逻辑阵列，具有数据输入；以及信号调节器，包括：输入端；边沿检测器；以及第一多路复用器，具有与所述边沿检测器的输出耦合的第一输入和与所述可编程逻辑阵列的所述数据输入耦合的输出。利用本公开的实施例使得用户能够对PLA的输入整形进行灵活的控制。

主权项：1.一种集成电路，其特征在于，包括：可编程逻辑阵列，具有数据输入；以及信号调节器，包括：输入端；边沿检测器；以及第一多路复用器，具有与所述边沿检测器的输出耦合的第一输入和与所述可编程逻辑阵列的所述数据输入耦合的输出。

全文数据：

权利要求：

百度查询： 意法半导体(鲁塞)公司 集成电路和片上系统

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD