申请/专利权人：电子科技大学

申请日：2023-07-27

公开（公告）日：2024-03-26

公开（公告）号：CN116841342B

主分类号：G05F1/567

分类号：G05F1/567

优先权：

专利状态码：有效-授权

法律状态：2024.03.26#授权;2023.10.24#实质审查的生效;2023.10.03#公开

摘要：本发明属于电子电路技术领域，具体涉及一种适用于GaN半桥栅驱动系统的抗噪声带隙基准源。本发明对基准核心电路和箝位运放的电源电压进行调节以及利用BJT集电极到发射极阻断信号传递提高基准对电源噪声的抑制性能，再通过三极管发射结电压同温度的关系，产生对地参考的基准电压值。

主权项：1.一种适用于GaN半桥栅驱动系统的抗噪声带隙基准源，其特征在于，包括第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第五PMOS管、第六PMOS管、第七PMOS管、第八PMOS管、第九PMOS管、第十PMOS管、第十一PMOS管、第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第五NMOS管、第六NMOS管、第七NMOS管、第八NMOS管、第九NMOS管、第十NMOS管、第十一NMOS管、第十二NMOS管、第一电阻、第二电阻、第三电阻、第四电阻、第五电阻、第六电阻、第七电阻、第八电阻、第九电阻、第一电容、第二电容、第三电容、第一三极管、第二三极管和运算放大器；第一电阻的一端接电源，另一端接第一NMOS管的漏极和栅极、第二NMOS管的栅极，第一NMOS管的源极和第二NMOS管的源极接地；第一PMOS管的源极接电源，其栅极接第三PMOS管的栅极、第四PMOS管的栅极和漏极、第五PMOS管的栅极、第四NMOS管的漏极和第一电容的一端，第一PMOS管的漏极接第二PMOS管的栅极和第二NMOS管的漏极；第一电容的另一端和第四PMOS管的源极接电源，第二NMOS管的源极接地；第二PMOS管的源极接电源，其漏极接第四NMOS管的栅极；第三PMOS管的源极接电源，其漏极接第三NMOS管的漏极，第三NMOS管的栅极接第四NMOS管的源极和第二电阻的一端，第三NMOS管的源极和第二电阻的另一端接地；第五PMOS管的源极接电源，其漏极接第五NMOS管的漏极和栅极、第六NMOS管的栅极、第七NMOS管的栅极，第五NMOS管的源极、第六NMOS管的源极、第七NMOS管的源极和漏极接地；第六PMOS管的源极接运算放大器的输出端，其栅极和漏极互连后接第七PMOS管的栅极、第八PMOS管的栅极、第九PMOS管的栅极、第六NMOS管的漏极；第七PMOS管的源极接运算放大器的输出端，其漏极接第十PMOS管的源极和第十一PMOS管的源极；第十PMOS管的栅极接第一三极管发射极和第五电阻的一端，第十PMOS管的漏极接第八NMOS管的漏极和栅极、第九NMOS管的栅极；第十一PMOS管的栅极接第十二NMOS管的漏极、第七电阻的一端、第六电阻的一端，第十一PMOS管的漏极接第九NMOS管的漏极、第三电阻的一端、第十NMOS管的栅极；第六电阻的另一端、第八NMOS管的源极和第九NMOS管的源极接地；第八PMOS管的源极接运算放大器的输出端，其漏极接第二电容的一端、第十NMOS管的漏极、第一三极管的基极、第二三极管的基极、第三电容的一端；第二电容的另一端接第三电阻的另一端；第三电容的另一端和第十NMOS管的源极接地；第九PMOS管的源极接运算放大器的输出端，其漏极接第十一NMOS管的栅极和漏极、第十二NMOS管的栅极；第十一NMOS管的源极接地；第四电阻的一端接运算放大器的输出端，第四电阻的另一端接第十二NMOS管的漏极；第一三极管的集电极接运算放大器的输出端，第一三极管的发射极通过第五电阻后接地；第二三极管的集电极接运算放大器的输出端，第二三极管的发射极接第七电阻的另一端；运算放大器的正输入端接基准电压，负输入端接第八电阻的一端和第九电阻的一端，第八电阻的另一端接运算放大器的输出端，第九电阻的另一端接地。

全文数据：

权利要求：

百度查询： 电子科技大学 一种适用于GaN半桥栅驱动系统的抗噪声带隙基准源

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD