申请/专利权人：索泰克公司

申请日：2018-03-21

公开（公告）日：2024-03-26

公开（公告）号：CN110383456B

主分类号：H01L21/762

分类号：H01L21/762;C30B25/02;H01L21/02

优先权：["20170321 FR 1752310"]

专利状态码：有效-授权

法律状态：2024.03.26#授权;2020.03.20#实质审查的生效;2019.10.25#公开

摘要：本发明涉及一种绝缘体上半导体型结构及其制造方法和正面型成像器。绝缘体上半导体型结构特别是用于正面型成像器的绝缘体上半导体型结构，该绝缘体上半导体型结构从其背面到其正面依次包括半导体支撑衬底1、电绝缘层2以及称为有源层的单晶半导体层3，其特征在于，所述有源层3由相对于所述支撑衬底1具有机械应力状态的半导体材料制成，并且其中，所述支撑衬底1在其背面包括氧化硅层4，该氧化物层4的厚度被选择为对在所述支撑衬底上通过外延形成所述有源层3的至少一部分之后在所述结构的冷却期间由所述有源层与所述支撑衬底之间的机械应力引起的弯曲度进行补偿。

主权项：1.一种绝缘体上半导体型结构，特别是用于正面型成像器的绝缘体上半导体型结构，该绝缘体上半导体型结构从其背面到其正面依次包括半导体支撑衬底1、电绝缘层2以及指定为有源层的单晶半导体层3，其特征在于，所述有源层由相对于所述支撑衬底1具有机械应力状态的半导体材料制成，并且其中，所述支撑衬底1在其背面包括氧化硅层4，所述氧化硅层4的厚度被选择为对在所述支撑衬底上通过外延形成所述有源层的至少一部分之后在所述绝缘体上半导体型结构的冷却期间由所述有源层与所述支撑衬底之间的机械应力引起的弯曲度进行补偿，其中，所述有源层的所述至少一部分在形成所述氧化硅层4之后形成，使得所述绝缘体上半导体型结构在其整个制造过程中基本上是平坦的。

全文数据：特别用于正面型成像器的绝缘体上半导体型结构和制造这种结构的方法技术领域本发明涉及一种绝缘体上半导体型结构特别是用于“正面frontside”型成像器的绝缘体上半导体型结构、包含这种结构的成像器以及制造这种结构的方法。背景技术依次包括支撑衬底、电绝缘层和薄半导体层的绝缘体上半导体型结构SeOI在微电子学、光学和光电子学领域具有许多应用。这些应用中的一个涉及成像器。文献US20160118431描述了一种“正面”型成像器。如图1中所例示，所述成像器包括SOI绝缘体上硅型结构，该结构从其背面到其正面包括具有特定掺杂的硅支撑衬底1'、氧化硅层2'以及具有与支撑衬底1'的掺杂不同的掺杂的指定为有源层的单晶硅层3'，该单晶硅层3'中布置有光电二极管的矩阵阵列，每个光电二极管限定了像素。然而，这种成像器在近红外中即，对于在700nm到3μm之间的波长具有低灵敏度。实际上，有源硅层3'的吸收系数随着其所暴露于的辐射的波长的增大而显著降低，即，从约106cm-1对于300nm波长到几个103cm-1从700nm波长。然而，单晶硅目前是形成成像器衬底的有源层的有利材料，因为它具有以下优点：与能够制造成像器的微电子方法兼容，以及呈现适于有源层的功能的结晶质量特别是没有位错。为了提高成像器在近红外中的灵敏度，单晶硅-锗SiGe是可以考虑用于有源层的另一种材料，因为它有利地具有在近红外中随着其锗含量的增加而增加的吸收系数。在不存在块状单晶硅-锗衬底的情况下，用于目标应用的足够厚度微米量级的单晶SiGe层的形成将涉及在绝缘体上硅型结构上的SiGe外延异质外延或在绝缘体上SiGe结构下文称为SiGeOI上的SiGe外延同质外延。这种外延通常在约为900℃的温度下实施。在两种情况下，所述结构的支撑衬底将由硅制成。然而，由于在未超过后面描述的临界厚度时压缩的硅-锗中的应力，因此外延结构经历变形，该变形导致弯曲度bow，该弯曲度被定义为所述结构的中心与包含所述结构的边缘的平面之间的距离，其可以达到远高于250μm的值。然而，具有这种弯曲度的结构将难以用设计用于平面衬底的传统工业工具来处理。文献EP2251897关注由硅衬底正面上的硅-锗层的外延引起的变形的补偿。为此，该文献提出了一种方法，其中将SiGe层沉积在硅衬底的背面上，以这种方式对由SiGe层沉积在衬底正面上引起的变形进行补偿。更具体地，该方法包括以下连续步骤：a考虑到后续SiGe层沉积在正面和背面引起的增厚，同时抛光硅衬底的两个面DSP，“双面抛光”的首字母缩写词直到获得合适的厚度；b在硅衬底的背面上通过外延形成SiGe层，以引起变形，该变形将通过后续在正面上沉积SiGe层来补偿；c抛光和清洁硅衬底的正面；d在硅衬底的正面上通过外延形成SiGe层。然而，该方法应用于厚度为几百微米的体硅衬底，但它不适用于硅或SiGe层的厚度为微米级的SOI或SiGeOI型结构，这是因为双面抛光步骤会破坏薄层。此外，在步骤b结束时，结构高度变形，这使得难以处理抛光以及在硅衬底的正面上通过外延形成SiGe层。因此，需要在SOI或SiGeOI型结构上实现单晶SiGe的外延，其在整个制造过程中保持结构的平坦度。发明内容本发明的目的是克服上述问题，并提出一种绝缘体上半导体型衬底，其包括外延的SiGe层或者更一般地，具有机械应力状态的单晶半导体层并且使得能够对由所述应力引起的变形进行补偿。值得注意的是，该结构必须能够用于正面型成像器，以增加近红外光的吸收，同时考虑到与制造成像器的方法的兼容性以及有源层的结晶质量的约束。为此，本发明提出一种绝缘体上半导体型结构，特别是用于正面型成像器的绝缘体上半导体型结构，该绝缘体上半导体型结构从其背面到其正面依次包括半导体支撑衬底、电绝缘层以及称为有源层的单晶半导体层，其特征在于，有源层由相对于支撑衬底具有机械应力状态的半导体材料制成，并且其中，所述支撑衬底在其背面包括氧化硅层，该氧化物层的厚度被选择为对在支撑衬底上通过外延形成有源层的至少一部分之后在该结构的冷却期间由有源层与支撑衬底之间的机械应力引起的弯曲度进行补偿。“正面”在本文中是指旨在暴露于光辐射的成像器的面，其与相关联的电子元件位于衬底的同一面。在本文中，“相对于支撑衬底的机械应力状态”是指所考虑的层具有与可能存在于支撑衬底中的应力不同的压缩或拉伸应力，并且能够在室温室温定义为在20℃到25℃之间的温度下引起由所述层和支撑衬底形成的组件的变形。这种机械应力状态主要是由于所述层与支撑衬底之间的热膨胀系数的差异。根据优选实施方式，有源层是硅-锗层。有利地，有源层的锗含量小于或等于10％。优选地，有源层的厚度小于临界厚度，该临界厚度规定为这样的厚度：超过该厚度发生有源层的材料的弛豫relaxation。根据一个实施方式，该结构还包括介于电绝缘层与有源层之间的硅层。根据一个实施方式，电绝缘层由氧化硅制成。所述电绝缘层的厚度通常在10nm到200nm之间。位于衬底的背面的氧化硅层的厚度有利地在0.5μm到4μm之间。本发明还涉及一种正面成像器，其包括这种结构以及在所述结构的有源层中的光电二极管的矩阵阵列。本发明的另一个目的涉及一种制造这种结构的方法。所述方法包括以下步骤：-提供供体衬底，该供体衬底包括适于有源层的材料的外延生长的半导体材料；-提供支撑衬底；-将供体衬底结合在支撑衬底上，电绝缘层位于结合界面处；-使供体衬底变薄，以将半导体材料的层转移到支撑衬底的正面上；-在支撑衬底的背面沉积氧化硅层，-在沉积氧化物层的步骤之后，在高于氧化物层的沉积温度的温度，在半导体材料的所转移的层上外延生长有源层。根据优选实施方式，有源层由硅-锗制成。根据本发明的一个实施方式，供体衬底的适于硅-锗的外延生长的半导体材料是硅-锗。所述半导体材料是在基础衬底上通过外延形成的，所述半导体材料和基础衬底一起形成供体衬底。根据另一实施方式，供体衬底的适于硅-锗的外延生长的半导体材料是硅。转移到支撑衬底上的硅层的厚度有利地小于或等于400nm。在硅-锗的外延生长结束时，硅层可以保持在电绝缘层与硅-锗层之间。另选地，该方法可以包括以下步骤：使有源层的硅-锗缩合condensation，以将已经进行了硅-锗的外延生长的硅层转变为硅-锗层。根据一个实施方式，该方法包括以下步骤：在供体衬底中形成脆化区，以便限定适于有源层的材料的外延生长的半导体材料层的界限，并且使供体衬底变薄的步骤包括沿着所述脆化区进行分离。形成所述脆化区的步骤有利地包括在供体衬底中注入原子粒种。有源层的外延温度通常在600℃到1100℃之间。氧化硅层的沉积温度通常在100℃到400℃之间。以特别有利的方式，氧化硅层的厚度被选择为使得在沉积所述层之后在结构冷却期间由于与支撑衬底的热膨胀系数差异而产生的应力造成低于极限值的弯曲度。附图说明通过参照附图阅读下面的具体实施方式，本发明的其他特征和优点将变得清楚，附图中：-图1是文献US20160118431中描述的用于正面成像器的SOI结构的剖视图；-图2是根据本发明的一个实施方式的结构的剖视图；-图3示出了针对不同锗含量，作为波长的函数的硅-锗的吸收系数；-图4示出了作为其锗含量的函数的硅层-锗的临界厚度；-图5表示硅衬底的弯曲度，该硅衬底具有在其正面上外延的承受应力的SiGe层；该弯曲度被绘制为SiGe中的应力和SiGe的厚度的函数；-图6是根据本发明的另一实施方式的衬底的剖视图；-图7A至图7G例示了制造根据本发明的一个实施方式的结构的方法的主要步骤；-图8A至图8C例示了图7A至图7F中所例示的制造方法的另选方案的步骤；-图9A至图9E例示了制造根据本发明的另一实施方式的结构的方法的主要步骤；-图10是包括根据本发明的一个实施方式的结构的“正面”型成像器的像素的剖视图。出于图的易读性的原因，不同的层不一定按比例表示。具体实施方式图2是根据本发明的一个实施方式的绝缘体上半导体衬底的剖视图。这种衬底可以特别地用于制造正面型成像器，但不限于这种应用。所述衬底从其背面到其正面依次包括氧化硅SiO2层4、半导体支撑衬底1、电绝缘层2以及称为有源层的单晶半导体层3。在说明书的其余部分中，将认为层3是硅-锗SiGe层，但是本发明不限于这种材料，有源层也能够由另一种半导体材料形成，例如锗或III-V材料，其具有相对于支撑衬底的机械应力状态。通常通过切割单晶锭获得支撑衬底1。有利地，衬底1由硅制成。根据一个实施方式，电绝缘层是氧化硅层。有利地，所述电绝缘层的厚度在10nm到200nm之间。层3旨在形成电子、光学或光电子器件的有源层。因此，在应用于成像器时，层3旨在容纳能够捕获图像的光电二极管未示出的矩阵阵列。层3的厚度通常大于或等于1μm。所述层3可以是轻掺杂的。图3例示了针对所述材料的不同组成，作为波长以μm为单位的函数的SiGe的吸收系数以cm-1为单位，从图3中可以看出，吸收系数特别是在红外中随着锗含量的增加而增加。然而，层3的设计不仅涉及锗的浓度，还涉及所述层的厚度。实际上，由于SiGe层是在硅衬底上通过外延形成的，因此其晶格参数不同于硅-锗的晶格参数，超过一定的厚度称为临界厚度会发生SiGe层的弛豫。这种弛豫导致在SiGe层内形成位错。这种位错会使SiGe层不适合有源层3的功能，因此必须避免。图4例示了作为锗含量对应于组分Si1-xGex的化学计量系数x的函数的SiGe层的临界厚度以为单位，如图4所示，锗浓度越大，临界厚度越小。因此，有源层3的厚度和所述层的锗浓度产生在以下方面之间的折衷：-一方面，足够大的厚度以捕获最多的近红外波长的光子，-另一方面，足够浓度的锗以增加有源层吸收光子的能力特别是在近红外，以及-有限的厚度取决于浓度以避免硅-锗弛豫以及产生由此造成的晶体缺陷位错。通常，寻求使层3的厚度和锗浓度最大化，以便在红外中具有尽可能好的吸收。优选地，有源层的锗含量小于或等于10％。图4实际上表明，Si0.9Ge0.1层的临界厚度约为微米级，这适合于“正面”型成像器的有源层。图5例示了直径为300mm且厚度为775μm的硅衬底的弯曲度bowz以μm为单位，该弯曲度z是在所述衬底上通过外延沉积的SiGe层的厚度x以μm为单位以及SiGe层中的应力y以GPa为单位的函数，所述应力取决于锗含量和SiGe层的厚度。因此，例如，引起0.1GPa应力的5μm厚的SiGe层造成约为+300μm的弯曲度。布置在支撑衬底1的背面上的氧化硅层4使得可以补偿由有源层的应力引起的变形。如下面在制造所述结构的方法的实施方式的描述中将看到的，在SiGe层的外延之前，在足够低的温度下将氧化硅层沉积在支撑衬底上，以便在外延步骤之前不使结构显著地变形。因此，在整个制造方法中，该结构仍可由传统的工业工具处理。现在将描述制造图2中所例示结构的方法的示例。一般而言，制造该结构的方法包括以下步骤。一方面，提供供体衬底，其包括适于硅-锗的外延生长的半导体材料。所述材料可以特别是SiGe能够同质外延、或不同于SiGe但具有足够接近SiGe的晶格参数的晶格参数以使其能够外延生长异质外延的材料。在后一种情况下，所述半导体材料有利地是硅。另一方面，提供受体receiver衬底，并且供体衬底结合在受体衬底上，电绝缘层位于结合界面处。接着使供体衬底变薄，以将半导体材料的层转移到受体衬底上。这种变薄可以通过抛光或蚀刻半导体材料来进行，以获得SiGe外延所需的厚度和表面状态。然而，有利地，在结合步骤之前，在半导体材料中形成脆化区，以限定待转移的表面层的界限。在结合步骤之后，所述变薄包括沿着脆化区分离供体衬底，这导致表面层转移到受体衬底上。通常，所转移的层的厚度小于或等于400nm。潜在地，进行所转移的层的自由表面的精加工处理以便有利于外延的实施，该处理能够导致所转移的层变薄。接下来，在受体衬底的背面，沉积氧化硅SiO2层。这种沉积在基本上小于使单晶SiGe层生长所需的外延温度的相对低的温度下实施。通常，氧化物层的沉积温度约为300℃，更一般为在100℃到400℃之间。本领域技术人员知道能够进行这种沉积的技术，其中可以引用PECVD等离子体增强化学气相沉积。考虑到氧化硅的热膨胀系数作为温度的函数是恒定的，在回到室温后，由所述层沉积在受体衬底上引起的应力导致6μm的弯曲度在300℃下沉积，而对于在950℃下沉积的所述弯曲度为18μm。选择沉积的氧化硅层的厚度，使得在回到室温后获得的弯曲度小于或等于极限值，例如小于或等于100μm，这使得可以利用标准微电子设备处理和测量所述结构。该氧化硅层的厚度通常在0.5μm到4μm之间。最后，在所转移的用作晶种seed层的半导体材料层上，实施硅-锗层的外延生长，直到获得有源层的所需厚度。该外延通常在约为900℃的温度下进行，更一般在600℃到1100℃之间。由于外延是在接近位于背面的氧化硅层的玻璃化转变温度的温度下进行的，因此所述氧化硅层在外延期间蠕变，这减小了由所述层产生的应力。另一方面，只要所述层的温度比其沉积的温度高三倍，那么在其外延后冷却期间产生的应力也比其沉积后在其冷却期间产生的应力大三倍左右。因此，SiGe层的沉积引起了双重现象：-与正面上的SiGe产生的应力有关的弯曲度的正变化，-由背面上的氧化硅产生的应力引起的弯曲度的负变化。在恢复到室温时，两种变化相互抵消，使得可以受益于由厚的未变形SiGe层覆盖的SOI或SiGeOI结构。此后，由于为了制造成像器或其他电子、光学或光电子器件结构必须经受的步骤是在低于SiGe外延温度的温度下执行的，因此在回到室温时该结构将总是再次变得基本上平坦。应注意，当晶种层不是由SiGe制成时，例如当其由硅制成时，在SiGe外延的末端，晶种层保留在有源层3下面。这种情况在图6中例示出，其对应于本发明的一个特定实施方式。晶种层由附图标记42表示。与有源层的厚度相比，晶种层足够薄厚度小于或等于300nm，从而在红外的吸收方面不显著影响有源SiGe层的性质。然而，可以例如通过缩合condensation方法去除晶种层。以本身已知的方式，所述方法包括SiGe层的氧化，所述氧化具有单独地消耗硅以形成氧化硅并使锗迁移到与SiGe层的自由表面相反的面的效果。然后在表面上获得可以通过蚀刻去除的SiO2层。根据第一实施方式，如图7A至图7F所例示，起始点是包括表面SiGe层31的供体衬底30。所述SiGe层通常在基础衬底32通常由硅制成上通过外延形成。所述SiGe层足够薄以承受应力。在该实施方式的第一种形式中，在SiGe层中形成脆化区。以特别有利的方式，如图7B所例示，通过穿过SiGe层31的自由表面注入原子粒种通常为氢和或氦来形成所述脆化区33。因此，脆化区33限定了供体衬底表面处的SiGe层34的界限。参照图7C，还提供了包括支撑衬底1和电绝缘层2的受体衬底。参照图7D，将供体衬底结合在受体衬底上，SiGe层31和电绝缘层2位于结合界面处。接下来，如图7E所例示，沿着脆化区分离供体衬底。所述分离可以通过本领域技术人员已知的任何技术引发，例如机械、化学和或热应力。由此将SiGe层34转移到支撑衬底上。参照图7F，在支撑衬底1的背面上、在低温约为300℃下沉积氧化硅层4。如上所述，选择层4的厚度，以在回到室温时不产生大于100μm的弯曲度，并且对由后续的SiGe层外延产生的弯曲度进行补偿。层4的厚度例如约为1.4μm。如果需要，进行SiGe层的表面处理以去除与注入和分离有关的缺陷，并使其对于随后的外延步骤足够光滑参见下面描述的图7H。在该实施方式的第二种形式中，在位于SiGe层31下面的供体衬底30中形成脆化区33参见图8A。以特别有利的方式，通过穿过层30的自由表面注入原子粒种通常为氢和或氦来形成所述脆化区33。因此，脆化区33在供体衬底的表面处限定SiGe层和基础衬底32的部分38的界限。此外，提供了包括支撑衬底1和电绝缘层2参见图7C的受体衬底。参照图8B，将供体衬底结合在受体衬底上，SiGe层31和电绝缘层2位于结合界面处。接下来，沿着脆化区33分离供体衬底。所述分离可以通过本领域技术人员已知的任何技术来引发，例如机械、化学和或热应力。由此将SiGe层31和基础衬底的部分38转移到支撑衬底上参见图8C。然后进行所形成的表面的处理以去除表面供体衬底的部分38，直到露出SiGe的表面，从而去除与注入和分离有关的缺陷，并使其对于随后的外延步骤足够光滑。如在图7E中，由此获得支撑衬底1上的SiGe层31的部分34。参照图7F，在支撑衬底1的背面上、在低温约为300℃下沉积氧化硅层4。如上所述，选择层4的厚度，以便在回到室温期间不产生大于100μm的弯曲度，并且对由后续的SiGe层外延产生的弯曲度进行补偿。层4的厚度例如约为1.4μm。如图7G所例示对于该实施方式的两种形式共同的步骤，然后重新开始外延，以便使SiGe层35在所转移的层34其实现晶种层的作用上生长，达到有源层3其由SiGe层34和35两者一起形成的期望厚度。在外延期间，可以根据所需的电特性轻微地掺杂层35。层35的掺杂不必与晶种层34的掺杂相同。在该外延其在约为900℃到950℃的温度下进行期间，层4的氧化物蠕变并释放施加在结构内的应力。另一方面，在外延之后回到室温期间，氧化物层4产生应力，该应力补偿了由沉积在正面的SiGe层施加的应力。由此获得图2中所例示的结构，其具有零弯曲度或至少足够低以使得能够通过微电子工业中的传统工具处理该结构的弯曲度。根据图9A至图9D所例示的第二实施方式，使用众所周知的SmartCutTM方法来形成SOI衬底，该SOI衬底包括支撑衬底、电绝缘层和旨在用于SiGe层的外延生长的硅晶种层。为此，提供由电绝缘层2覆盖的供体硅衬底40参见图9A，然后通过注入原子粒种来形成限定待转移的硅层42的界限的脆化区41参见图9B。此外提供受体衬底，其通常是最终衬底的支撑衬底1。参照图9C，供体衬底40结合在受体衬底1上，电绝缘层2位于结合界面处。接下来，沿着脆化区分离供体衬底。所述分离可以通过本领域技术人员已知的任何技术来引发，例如机械、化学和或热应力。由此将硅层42转移到支撑衬底1上参见图9D。参照图9E，在支撑衬底1的背面上、在低温约为300℃下沉积氧化硅层4。如上所述，选择层4的厚度，以便在回到室温期间不产生大于100μm的弯曲度，并且对由后续的SiGe层外延产生的弯曲度进行补偿。层4的厚度例如约为1.4μm。如果需要，进行硅层的表面处理以去除与注入和分离有关的缺陷，并使其对于随后的外延步骤足够光滑。最后，然后重新开始在用作晶种层的所转移的硅层42上的SiGe外延，直到达到有源层3的所需厚度。在外延期间，可以根据所需的电特性来轻微地掺杂层3。由此获得图6中所例示的衬底。如上所述，可以保留硅晶种层以形成成像器。或者，可以通过上述缩合方法来去除该硅层。图10例示了正面型成像器的一部分，该正面型成像器包括根据本发明的一个实施方式的对应于图2的衬底，但不限于此。在该图中仅表示对应于像素的成像器的一部分，所述像素通过绝缘沟槽7与形成在有源层3中的其他像素电绝缘。在有源层3的正面的表面下方形成与层3不同类型的掺杂区域36。该区域36与有源层3一起形成光电二极管。在区域36与层3的正面之间形成的区域37有利地具有大于区域36的掺杂水平的掺杂水平，以钝化界面。钝化层6形成在有源层3上并且可以封装元件，使得可以电控制所述像素。可能地，诸如滤光器的其他层可以形成在钝化层6上，但是它们未在图10中示出。这样的成像器的结构及其制造方法对于本领域技术人员来说是已知的，因此这里不再详细描述。参考文献US20160118431EP2251897

权利要求：1.一种绝缘体上半导体型结构，特别是用于正面型成像器的绝缘体上半导体型结构，该绝缘体上半导体型结构从其背面到其正面依次包括半导体支撑衬底1、电绝缘层2以及指定为有源层的单晶半导体层3，其特征在于，所述有源层3由相对于所述支撑衬底1具有机械应力状态的半导体材料制成，并且其中，所述支撑衬底1在其背面包括氧化硅层4，所述氧化物层4的厚度被选择为对在所述支撑衬底上通过外延形成所述有源层3的至少一部分之后在所述结构的冷却期间由所述有源层与所述支撑衬底之间的机械应力引起的弯曲度进行补偿。2.根据权利要求1所述的结构，其中，所述有源层3是硅-锗层。3.根据权利要求2所述的结构，其中，所述有源层3的锗含量小于或等于10％。4.根据权利要求1至3中的一项所述的结构，其中，所述有源层3的厚度小于临界厚度，该临界厚度被规定为这样的厚度：超过该厚度，发生所述有源层的材料的弛豫。5.根据权利要求1至4中的一项所述的结构，所述结构还包括介于所述电绝缘层2与所述有源层3之间的硅层42。6.根据权利要求1至5中的一项所述的结构，其中，所述电绝缘层2由氧化硅制成。7.根据权利要求1至6中的一项所述的结构，其中，所述电绝缘层2的厚度在10nm到200nm之间。8.根据权利要求1至7中的一项所述的结构，其中，所述氧化硅层4的厚度在0.5μm到4μm之间。9.一种正面型成像器，其特征在于，该正面型成像器包括根据权利要求1至8中的一项所述的结构以及所述结构的所述有源层3中的光电二极管的矩阵阵列。10.一种制造根据权利要求1至8中的一项所述的结构的方法，该方法包括以下步骤：-提供供体衬底30、40，该供体衬底30、40包括适于所述有源层3的材料的外延生长的半导体材料；-提供所述支撑衬底1；-将所述供体衬底30、40结合在所述支撑衬底1上，所述电绝缘层2位于结合界面处；-使所述供体衬底30、40变薄，以将半导体材料的层34、42转移到所述支撑衬底1的正面上；-在所述支撑衬底1的背面上沉积所述氧化硅层4，-在沉积所述氧化物层4的步骤之后，在高于所述氧化物层4的沉积温度的温度，在所转移的半导体材料的层34、42上外延生长所述有源层3。11.根据权利要求10所述的方法，其中，所述有源层由硅-锗制成。12.根据权利要求11所述的方法，其中，所述供体衬底30的适于硅-锗的外延生长的所述半导体材料是硅-锗。13.根据权利要求12所述的方法，其中，所述半导体材料31是在基础衬底32上通过外延形成的，所述半导体材料和所述基础衬底一起形成所述供体衬底30。14.根据权利要求11所述的方法，其中，所述供体衬底40的适于硅-锗的外延生长的所述半导体材料是硅。15.根据权利要求14所述的方法，其中，转移到所述支撑衬底1上的硅层42的厚度小于或等于400nm。16.根据权利要求14或15所述的方法，其中，在硅-锗的外延生长结束时，硅层42保持在所述电绝缘层2与硅-锗层3之间。17.根据权利要求14或15所述的方法，所述方法还包括以下步骤：缩合所述有源层3的硅-锗，以将已经进行了硅-锗的外延生长的硅层42转变为硅-锗层。18.根据权利要求10至17中的一项所述的方法，所述方法包括以下步骤：在所述供体衬底30、40中形成脆化区33、41，以限定适于所述有源层的材料的所述外延生长的所述半导体材料的层34、42的界限，并且其中，使所述供体衬底变薄的步骤包括沿着所述脆化区33、41进行分离。19.根据权利要求18所述的方法，其中，形成所述脆化区33、41的步骤包括在所述供体衬底30、40中注入原子粒种。20.根据权利要求10至19中的一项所述的方法，其中，所述有源层3的外延温度在600℃到1100℃之间。21.根据权利要求10至20中的一项所述的方法，其中，所述氧化硅层4的沉积温度在100℃到400℃之间。22.根据权利要求10至21中的一项所述的方法，其中，所述氧化硅层4的厚度被选择为使得在沉积所述层之后在所述结构的冷却期间由于与所述支撑衬底的热膨胀系数的差异而产生的应力造成低于极限值的弯曲度。

百度查询： 索泰克公司 绝缘体上半导体型结构及其制造方法和正面型成像器

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD