申请/专利权人：深圳镓楠半导体科技有限公司

申请日：2023-11-15

公开（公告）日：2024-03-29

公开（公告）号：CN117790544A

主分类号：H01L29/423

分类号：H01L29/423;H01L21/28;H01L21/335;H01L29/778;C30B25/18;C30B29/38;C30B25/16

优先权：

专利状态码：在审-实质审查的生效

法律状态：2024.04.16#实质审查的生效;2024.03.29#公开

摘要：本申请提供了一种复合栅介质层，包括：通过MOCVD与异质结一并形成的In‑situSiN层，以及通过LPCVD在In‑situSiN层上表面形成的LPCVDSiN层，从而使所述In‑situSiN层的上表面和所述LPCVDSiN层的下表面之间形成用于错开针孔的界面。本申请还公开了一种复合栅介质层，包括：至少两个层叠设置的硅氮层，其中，至少两个相邻的所述硅氮层中Si:N比不同，从而在这两个相邻的硅氮层之间形成用于错开针孔的界面。本申请还公开了一种复合栅介质层，包括至少两个栅介层、设置在相邻的两个所述栅介层之间的插入层，所述栅介层和所述插入层由不相同的材料制成。本申请实施例中的栅介质层中的应力明显改善，缺陷减少，器件可靠性和寿命提升。栅介质层中贯穿pinhole明显减少，器件早期失效率下降，良率提升。本方案容易实现，易于量产。

主权项：1.一种复合栅介质层，其特征在于，包括：通过MOCVD与异质结一并形成的In-situSiN层，以及通过LPCVD在In-situSiN层上表面形成的LPCVDSiN层，从而使所述In-situSiN层的上表面和所述LPCVDSiN层的下表面之间形成用于错开针孔的界面。

全文数据：

权利要求：

百度查询： 深圳镓楠半导体科技有限公司 复合栅介质层及其制造方法、包括复合栅介质层的耗尽型MISHEMT器件

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD