申请/专利权人：德州仪器公司

申请日：2018-04-13

公开（公告）日：2024-03-29

公开（公告）号：CN110892643B

主分类号：H03K19/096

分类号：H03K19/096

优先权：["20170413 US 62/485,315","20180322 US 15/933,021"]

专利状态码：有效-授权

法律状态：2024.03.29#授权;2020.04.10#实质审查的生效;2020.03.17#公开

摘要：一种电路300包含串联耦合的延迟缓冲器110a，110b和逻辑门310a，310b。每个逻辑门310a，310b包含第一输入330和第二输入332。每个逻辑门310a，310b的所述第一输入332耦合到所述延迟缓冲器110a，110b中的对应一个延迟缓冲器。所述电路300还包含多个触发器320a，320b。每个触发器320a，320b包含数据输入和数据输出。所述数据输入耦合到所述逻辑门310a，310b中的对应一个逻辑门的输出334，并且所述数据输出耦合到对应逻辑门310a，310b之一的所述第二输入332。

主权项：1.一种延迟评估电路，其包括：多个延迟缓冲器，其中所述多个延迟缓冲器串联耦合在一起；多个逻辑门，每个逻辑门包含第一输入和第二输入，其中每个延迟缓冲器耦合到所述多个逻辑门中的对应逻辑门的所述第一输入；以及多个触发器，每个触发器包含数据输入和数据输出，所述数据输入耦合到所述逻辑门中的对应一个逻辑门的输出，并且所述数据输出耦合到对应逻辑门之一的所述第二输入。

全文数据：

权利要求：

百度查询： 德州仪器公司 用于满足控制信号的建立时间和保持时间的电路

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD