申请/专利权人：晟芯腾跃(北京)科技有限公司

申请日：2022-11-07

公开（公告）日：2024-04-02

公开（公告）号：CN115756050B

主分类号：G05F1/56

分类号：G05F1/56

优先权：

专利状态码：有效-授权

法律状态：2024.04.02#授权;2023.03.24#实质审查的生效;2023.03.07#公开

摘要：超低噪声基准电路，涉及集成电路，本发明包括：第一运放，第一PMOS管；第二PMOS管,第二运放，其负性输入端接第一运放的输出端，正性输入端接基准电路输出端，其共模电压输入端接第二PMOS管的漏极，输出端接选择器的第一输入端；比较器，其正性输入端接第二运放的正性输入端，负性输入端通过第二电阻接地，输出端接选择器的控制端，选择器的第二输入端接地；基准电路输出端通过一个电容接地。采用本发明的技术，PMOS导通阻抗可调，基准电路输出积分噪声10Hz～100KHz可以低至1μVrms。

主权项：1.超低噪声基准电路，其特征在于，包括：第一运放OP1，其负性输入端和输出端连接，输出端通过串联的第一电阻R1和第二电阻R2接地，其正性输入端作为带隙电压输入端；第一PMOS管MP1，其源极接第一运放OP1的输出端，漏极接基准电路输出端，栅极接选择器的输出端；第二PMOS管MP2，其源极接第一运放OP1的输出端，栅极和漏极通过偏置电流源接地；第二运放OP2，其负性输入端接第一运放OP1的输出端，正性输入端接基准电路输出端，其共模电压输入端接第二PMOS管MP2的漏极，输出端接选择器的第一输入端；比较器COMP1，其正性输入端接第二运放OP2的正性输入端，负性输入端通过第二电阻R2接地，输出端接选择器的控制端，选择器的第二输入端接地；基准电路输出端通过一个电容接地。

全文数据：

权利要求：

百度查询： 晟芯腾跃(北京)科技有限公司 超低噪声基准电路

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD