申请/专利权人：西安紫光国芯半导体有限公司

申请日：2019-06-28

公开（公告）日：2024-04-02

公开（公告）号：CN110311671B

主分类号：H03K19/20

分类号：H03K19/20

优先权：

专利状态码：有效-授权

法律状态：2024.04.02#授权;2019.11.01#实质审查的生效;2019.10.08#公开

摘要：为了解决现有的写时钟到时钟校准方法在利用控制器主时钟采样高频的edc反馈时可能会造成采样丢失的技术问题，本发明提供了一种反馈检测电路，用于写时钟到时钟校准模式，包括采样电路和采样结果译码电路；采样电路对反馈信号的状态单独采样，输出采样检测信号；采样结果译码电路对所述采样检测信号作逻辑处理，输出反馈结果。本发明不需要时钟采样，所以不会因为时钟频率不匹配造成采样丢失。

主权项：1.一种反馈检测电路，用于写时钟到时钟校准模式，其特征在于：包括采样电路和采样结果译码电路；采样电路对反馈信号的状态0单独采样，输出采样检测低信号，采样电路对反馈信号的状态1单独采样，输出采样检测高信号；采样结果译码电路对所述采样检测低信号和所述采样检测高信号进行解码，输出反馈结果。

全文数据：一种反馈检测电路技术领域本发明属于存储控制器技术领域，涉及一种写时钟到时钟校准模式下的反馈检测电路。背景技术GDDR5和GDDR6的WCK2CK校准写时钟到时钟校准需要将WCK和CK的上升沿对齐，目前采用的校准方法是用CK采样分频后的WCK，将采样结果通过edc端口反馈给控制器利用控制器主时钟采样高频的edc反馈，控制器根据采样结果进行WCK延迟的调整方向。采样结果有三种情况：稳定的0、稳定的1和亚稳态。稳定的0表明控制器需要减少WCK上的延迟，稳定的1表明控制器需要增加WCK上的延迟，亚稳态表明CK和WCK已经对齐，WCK2CK校准成功。通常WCK、CK以及控制器主时钟之间的频率关系是4:2:1，利用低频的控制器主时钟采样高频的edc反馈可能会造成采样丢失，造成CK和WCK虽然已经对齐但却未被采样到。例如当edc反馈亚稳态时，在图1所示的时序图中，CK和分频后的WCK已经相位对齐，edc反馈随机的0和1，但在控制器主时钟的时钟域只采样到0。发明内容为了解决现有的写时钟到时钟校准方法在利用控制器主时钟采样高频的edc反馈时可能会造成采样丢失的技术问题，本发明提供了一种反馈检测电路。本发明的技术方案：一种反馈检测电路，用于写时钟到时钟校准模式，其特殊之处在于：包括采样电路和采样结果译码电路；采样电路对反馈信号的状态单独采样，输出采样检测信号；采样结果译码电路对所述采样检测信号作逻辑处理，输出反馈结果。进一步地，所述反馈信号的状态为状态0或状态1；所述采样检测信号为采样检测高信号和采样检测低信号。进一步地，所述采样结果译码电路输出的反馈结果为：采样判决高信号、采样判决低信号和采样判决亚稳态信号。进一步地，采样结果译码电路有以下两种实现方式：第一种：采样结果译码电路包括第一两输入与门and1、and2和and3；两输入与门and1的一个输入端接采样检测高信号，另一个输入端通过反相器接采样检测低信号，输出端输出信号采样判决高信号；两输入与门and2的一个输入端接采样检测低信号，另一个输入端通过反相器接采样检测高信号，输出端输出采样判决低信号；两输入与门and3的两个输入端分别接采样检测高信号和采样检测低信号，输出端输出采样判决亚稳态信号。第二种：采样结果译码电路包括或非门nor1、nor2、nor3以及反相器inv1、inv2、inv3和inv4；反相器inv1的输入端接采样检测高信号，反相器inv1的输出端和采样检测低信号分别接或非门nor1的两个输入端，或非门nor1的输出端输出采样判决高信号；反相器inv2的输入端接采样检测低信号，反相器inv2的输出端和采样检测高信号分别接或非门nor2的两个输入端，或非门nor2的输出端输出采样判决低信号；反相器inv3的输入端接采样检测高信号，反相器inv3的输出端接或非门nor3的其中一个输入端；反相器inv4的输入端接采样检测低信号，反相器inv4的输出端接或非门nor3的另一个输入端；或非门nor3的输出端输出采样判决亚稳态信号。进一步地，采样电路由第一RS锁存器和第二RS锁存器构成；第一RS锁存器的S端接采样反馈高信号；第二RS锁存器的S端接采样反馈低信号。进一步地，RS锁存器由两个与非门构成，或者由两个或非门构成。进一步地，采样电路由带复位的第一D触发器和第二D触发器构成；第一D触发器的时钟输入端接采样反馈高信号；第二D触发器的时钟输入端接采样反馈低信号。或者，采样电路由带置位的第三D触发器和第四D触发器构成；第三D触发器的时钟输入端接采样反馈高信号；第四D触发器的时钟输入端接采样反馈低信号。本发明的有益效果：本发明能够识别校准采样结果的三种状态，即稳定0、稳定1和亚稳态，不会出现采样丢失的情况，这是因为本发明采用两个信号采样检测低和采样检测高来异步检测反馈的的0和1，不需要时钟采样，所以不会因为时钟频率不匹配造成采样丢失。附图说明图1为现有WCK2CK校准模式下，控制器主时钟采样edc反馈的时序图。图2为本发明反馈检测电路实施例一的电路原理图。图3-5为本发明反馈检测电路实施例一的时序图，图3为edc反馈为稳定的0的时序图，图4为edc反馈为稳定的1的时序图，图5为edc反馈为随机的0和1的时序图。图6为本发明反馈检测电路实施例二的电路原理图。图7为本发明反馈检测电路实施例三的电路原理图。图8为本发明反馈检测电路实施例四的电路原理图。具体实施方式以下结合附图和具体实施例对本发明作进一步说明。实施例一：如图2所示，本实施例所提供的WCK2CK校准模式下edc反馈检测电路，包括采样电路1和采样结果译码电路2。采样电路1由第一RS锁存器11和第二RS锁存器12构成，分别用于对反馈信号edc的状态0和状态1进行单独采样；第一RS锁存器11的R端接采样检测复位信号，S端接采样反馈高信号；第二RS锁存器12的R端接采样检测复位信号，S端接采样反馈低信号；本实施例中的第一RS锁存器11由与非门nand1、nand2构成，与非门nand1、nand2的输入、输出端交叉连接；第二RS锁存器12由与非门nand3、nand4构成，与非门nand3、nand4的输入、输出端交叉连接；在其他实施例中，第一、第二RS锁存器也可以由两个或非门输入、输出端交叉连接构成，采样反馈高信号接到其中一个RS锁存器的S端设置端，采样反馈低信号接到另一个RS锁存器的S端设置端。采样结果译码电路2通过对采样电路1输出的采样检测高信号和采样检测低信号进行解码，可检测出edc端口的反馈结果。采样结果译码电路2包括两输入与门and1、and2和and3；两输入与门and1的其中一个输入端接采样检测高信号，另一个输入端通过反相器接采样检测低信号，输出端输出采样判决高信号；两输入与门and2的其中一个输入端接采样检测低信号，另一个输入端通过反相器接采样检测高信号，输出端输出采样判决低信号；两输入与门and3的两个输入端分别接采样检测高信号和采样检测低信号，输出端输出采样判决亚稳态信号。本实施例工作原理：在WCK2CK校准前，通过拉高采样检测复位信号将第一、第二RS锁存器清0；在WCK2CK校准的采样时间窗内：参见图3，当edc端口在采样使能信号有效期间反馈稳定的0时，采样反馈低信号有效，第二RS锁存器12输出的采样检测低信号被置高，第一RS锁存器11输出的采样检测高信号保持0，经采样结果译码电路2译码后的采样判决低信号有效，表明检测到的edc端口反馈的结果是稳定的0。参见图4，当edc端口在采样使能信号有效期间反馈稳定的1时，采样反馈高信号有效，第一RS锁存器11输出的采样检测高信号被置高，第二锁存器12输出的采样检测低信号保持0，经采样结果译码电路2译码后的采样判决高信号有效，表明edc端口反馈的结果是稳定的1。参见图5，当edc端口在采样使能信号有效期间反馈0和1即亚稳态时，反馈0时采样反馈低信号有效，第二RS锁存器12输出的采样检测低信号被置高，反馈1时第一RS锁存器11输出的采样检测高信号被置高，经采样结果译码电路2译码后的采样判决亚稳态有效，表明edc反馈的结果是亚稳态，即反馈的结果是随机的0和1。实施例二：如图6所示，实施例二与实施例一的区别仅在于：采样电路1由带复位的第一D触发器101和带复位的第二D触发器102构成；第一D触发器101的时钟输入端CK接采样反馈高信号，数据输入端D接高电平1，复位端R接采样检测复位信号，数据输出端Q接与非门and1的其中一个输入端；第二D触发器102的时钟输入端CK接采样反馈低信号，数据输入端D接高电平1，复位端R接采样检测复位信号，数据输出端Q接与非门and2的其中一个输入端。实施例三：如图7所示，实施例三与实施例一的区别仅在于：采样电路1由带置位的第三D触发器103和带置位的第四D触发器104构成；第三D触发器103的时钟输入端CK接采样反馈高信号，数据输入端D接低电平0，设置端S接采样检测复位信号，输出端QN接与非门and1的其中一个输入端；第四D触发器的时钟输入端CK接采样反馈低信号，数据输入端D接低电平0，设置端S接采样检测复位信号，输出端QN接与非门and2的其中一个输入端。实施例四：如图8所示，实施例四与实施例一、二或三的区别仅在于：采样结果译码电路2包括或非门nor1、nor2、nor3以及反相器inv1、inv2、inv3和inv4；反相器inv1的输入端接采样检测高信号，反相器inv1的输出端和采样检测低信号分别接或非门nor1的两个输入端，或非门nor1的输出端输出采样判决高信号；反相器inv2的输入端接采样检测低信号，反相器inv2的输出端和采样检测高信号分别接或非门nor2的两个输入端，或非门nor2的输出端输出采样判决低信号；反相器inv3的输入端接采样检测高信号，反相器inv3的输出端接或非门nor3的其中一个输入端；反相器inv4的输入端接采样检测低信号，反相器inv4的输出端接或非门nor3的另一个输入端；或非门nor3的输出端输出采样判决亚稳态信号。

权利要求：1.一种反馈检测电路，用于写时钟到时钟校准模式，其特征在于：包括采样电路和采样结果译码电路；采样电路对反馈信号的状态单独采样，输出采样检测信号；采样结果译码电路对所述采样检测信号作逻辑处理，输出反馈结果。2.根据权利要求1所述的反馈检测电路，其特征在于：所述反馈信号的状态为状态0或状态1；所述采样检测信号为采样检测高信号和采样检测低信号。3.根据权利要求2所述的反馈检测电路，其特征在于：所述采样结果译码电路输出的反馈结果为：采样判决高信号、采样判决低信号和采样判决亚稳态信号。4.根据权利要求3所述的反馈检测电路，其特征在于：采样结果译码电路包括第一两输入与门and1、and2和and3；两输入与门and1的一个输入端接采样检测高信号，另一个输入端通过反相器接采样检测低信号，输出端输出信号采样判决高信号；两输入与门and2的一个输入端接采样检测低信号，另一个输入端通过反相器接采样检测高信号，输出端输出采样判决低信号；两输入与门and3的两个输入端分别接采样检测高信号和采样检测低信号，输出端输出采样判决亚稳态信号。5.根据权利要求3所述的写反馈检测电路，其特征在于：采样结果译码电路包括或非门nor1、nor2、nor3以及反相器inv1、inv2、inv3和inv4；反相器inv1的输入端接采样检测高信号，反相器inv1的输出端和采样检测低信号分别接或非门nor1的两个输入端，或非门nor1的输出端输出采样判决高信号；反相器inv2的输入端接采样检测低信号，反相器inv2的输出端和采样检测高信号分别接或非门nor2的两个输入端，或非门nor2的输出端输出采样判决低信号；反相器inv3的输入端接采样检测高信号，反相器inv3的输出端接或非门nor3的其中一个输入端；反相器inv4的输入端接采样检测低信号，反相器inv4的输出端接或非门nor3的另一个输入端；或非门nor3的输出端输出采样判决亚稳态信号。6.根据权利要求1至5任一所述的反馈检测电路，其特征在于：采样电路由第一RS锁存器和第二RS锁存器构成；第一RS锁存器的S端接采样反馈高信号；第二RS锁存器的S端接采样反馈低信号。7.根据权利要求6所述的反馈检测电路，其特征在于：RS锁存器由两个与非门构成。8.根据权利要求6所述的反馈检测电路，其特征在于：RS锁存器由两个或非门构成。9.根据权利要求1至5任一所述的反馈检测电路，其特征在于：采样电路由带复位的第一D触发器和第二D触发器构成；第一D触发器的时钟输入端接采样反馈高信号；第二D触发器的时钟输入端接采样反馈低信号。10.根据权利要求1至5任一所述的反馈检测电路，其特征在于：采样电路由带置位的第三D触发器和第四D触发器构成；第三D触发器的时钟输入端接采样反馈高信号；第四D触发器的时钟输入端接采样反馈低信号。

百度查询： 西安紫光国芯半导体有限公司 一种反馈检测电路

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD