申请/专利权人：中国科学院自动化研究所

申请日：2023-12-05

公开（公告）日：2024-04-09

公开（公告）号：CN117850738A

主分类号：G06F7/525

分类号：G06F7/525;G06F7/504

优先权：

专利状态码：在审-实质审查的生效

法律状态：2024.04.26#实质审查的生效;2024.04.09#公开

摘要：本发明提供一种高位分离的串行移位补码乘加运算电路和脉动阵列系统，该电路包括：移位补码乘加器，用于基于不同尺寸的卷积核对应的权重对输入的运算数据进行低位运算处理，得到低位运算结果数据；至少一个高位补码加法单元，包括第一与门、第一数据选择器、第一D触发器和第一全加器，高位补码加法单元的数目基于卷积核对应的最大中间结果的比特位宽确定，至少一个高位补码加法单元用于对输入的运算数据进行高位运算处理，得到高位运算结果数据。本发明所述方法实现了根据中间结果的位宽扩展不同数量的高位计算通路，且乘加运算电路具有结构简单，通用性强，易于扩展的优势。

主权项：1.一种高位分离的串行移位补码乘加运算电路，其特征在于，包括：移位补码乘加器，用于基于不同尺寸的卷积核对应的权重对输入的运算数据进行低位运算处理，得到低位运算结果数据；至少一个高位补码加法单元，每个高位补码加法单元包括第一与门、第一数据选择器、第一D触发器和第一全加器，所述高位补码加法单元的数目基于所述卷积核对应的最大中间结果的比特位宽确定；所述第一全加器分别与第一与门、第一D触发器和第一数据选择器连接，所述第一D触发器还与所述第一数据选择器连接，所述第一数据选择器还与所述移位补码乘加器连接，所述第一与门还与外部信号输入端口连接，所述至少一个高位补码加法单元用于对所述输入的运算数据进行高位运算处理，得到高位运算结果数据。

全文数据：

权利要求：

百度查询： 中国科学院自动化研究所 高位分离的串行移位补码乘加运算电路和脉动阵列系统

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD