申请/专利权人：北京燕东微电子有限公司

申请日：2017-08-31

公开（公告）日：2024-04-09

公开（公告）号：CN107706229B

主分类号：H01L29/06

分类号：H01L29/06

优先权：

专利状态码：有效-授权

法律状态：2024.04.09#授权;2018.03.16#实质审查的生效;2018.02.16#公开

摘要：本发明公开了瞬态电压抑制器及其制造方法，瞬态电压抑制器包括：第一掺杂类型的半导体衬底；位于半导体衬底表面上的第一掺杂类型的第一外延层；位于外延层中的第二掺杂类型的埋层；位于第一外延层上的第一掺杂类型的第二外延层；分别从第二外延层表面延伸至埋层中和第二外延层中的第二掺杂类型的第一隔离区和第一掺杂类型的第二隔离区，第一隔离区和第二隔离区分别用于在第二外延层中形成多个第一隔离岛和多个第二隔离岛；分别位于各个第一隔离岛和各个第二隔离岛中从外延层表面延伸至第二外延层中的第一掺杂类型的第一掺杂区和第二掺杂类型的第二掺杂区，各个第一掺杂区分别与对应的第二掺杂区之间电性连接以形成多个信号通道。

主权项：1.一种瞬态电压抑制器，其特征在于，包括：第一掺杂类型的半导体衬底；位于所述半导体衬底第一表面上的第一掺杂类型的第一外延层；位于所述外延层中的第二掺杂类型的埋层，其中，第一掺杂类型和第二掺杂类型不同；位于所述第一外延层上的第一掺杂类型的第二外延层，所述第二外延层的掺杂浓度小于所述第一外延层的掺杂浓度；分别从所述第二外延层表面延伸至所述埋层中和所述第二外延层中的第二掺杂类型的第一隔离区和第一掺杂类型的第二隔离区，所述第二隔离区的深度小于所述第二外延层的厚度，所述第二隔离区的掺杂浓度大于所述第二外延层的掺杂浓度，所述第一隔离区和所述第二隔离区分别用于在所述第二外延层中形成多个第一隔离岛和多个第二隔离岛；以及分别位于各个所述第一隔离岛和各个所述第二隔离岛中从所述外延层表面延伸至所述第二外延层中的第一掺杂类型的第一掺杂区和第二掺杂类型的第二掺杂区，所述第一掺杂区与所述第一隔离区间隔设置，所述第二掺杂区与所述第二隔离区间隔设置，其中，各个所述第一掺杂区分别与对应的所述第二掺杂区之间电性连接以形成多个信号通道。

全文数据：瞬态电压抑制器及其制造方法技术领域[0001]本发明涉及半导体微电子技术领域，更具体地，涉及一种瞬态电压抑制器及其制造方法。背景技术[0002]瞬态电压抑制器（TransientVoltageSuppressor,TVS是目前普遍实用的一种高效能电路保护器件，其外形与普通二极管无异，但因其特殊的结构和工艺设计，使其能够吸收高达数千瓦的浪涌功率。TVS器件的工作机理是在反向应用条件下，当承受一个高能量的大脉冲时，其工作阻抗会快速降至极低的导通值，从而允许大电流流过，同时把电压谢制在预定水平，一般的响应时间仅为1T12秒，因此可以有效地保护电子线路中的精密元器件免受各种浪涌脉冲的损坏。[0003]消费类电子的市场飞速发展，以手机和移动终端为代表的电子产品性能不断提升，手机或移动终端等对反应速度、传输速度都有较高要求，小于lpF的超低电容是TVS器件须满足的硬性指标。但是传统单芯片集成工艺制作的低电容TVS器件普遍适用于5V或5V以下工作电压。而适用于5V以上高工作电压，例如7•5V、12V、15V、36V等的TVS器件又不具备低电容的特性。因此需要设计出适用于多种工作电压且结合了低电容设计的多通道TVS器件。[0004]为解决这一问题，本领域技术人员通常将低电容的PIN二极管正向串联齐纳二极管，再与另一只低电容PIN二极管并联。但通过这样的方法得到的TVS器件，需要两组以上的芯片并联封装，且其中一个基岛上要放置2颗芯片，增大了封装缺陷的可能，增加了封装成本。且由于多颗芯片的集成封装要求更大的空间，增加了整体尺寸，对于较小的封装体，多组芯片无法同时封装。[0005]而为了实现多通道TVS器件，现有技术通常将多个传统的单结二极管排列成多通道，这种方法虽然结构简单易实现，但由于电路内部会具有较大的电容，因此这种结构的多通道TVS器件的应用领域受到限制。发明内容[0006]为了解决上述现有技术存在的问题，本发明提供一种适用于多种工作电压的低电容多通道的瞬态电压抑制器。使用该方法，可以兼容低工作电压和高工作电压的低电容多通道TVS器件的制作。[0007]根据本发明的一方面，提供了一种瞬态电压抑制器，其特征在于，包括:第一掺杂类型的半导体衬底;位于所述半导体衬底第一表面上的第一掺杂类型的第一外延层;位于所述外延层中的第二掺杂类型的埋层，其中，第一掺杂类型和第二掺杂类型不同;位于所述第一外延层上的第一掺杂类型的第二外延层;分别从所述第二外延层表面延伸至所述埋层中和所述第二外延层中的第二掺杂类型的第一隔离区和第一掺杂类型的第二隔离区，所述第一隔离区和所述第二隔离区分别用于在所述第二外延层中形成多个第一隔离岛和多个第二隔离岛；以及分别位于各个所述第一隔离岛和各个所述第二隔离岛中从所述外延层表面延伸至所述第二外延层中的第一掺杂类型的第一掺杂区和第二掺杂类型的第二掺杂区，其中，各个所述第一掺杂区分别与对应的所述第二掺杂区之间电性连接以形成多个信号通道。[0008]优选地，还包括绝缘层，所述绝缘层位于所述第二外延层上。[0009]优选地，还包括第一电极，所述第一电极穿过所述绝缘层将各个所述第一掺杂区和对应的所述第二掺杂区电性连接以作为对应的所述信号通道的信号端。[0010]优选地，还包括位于所述半导体衬底第二表面的第二电极，所述第一表面和所述第二表面彼此相对。[0011]优选地，所述第二隔离区围绕所述第二掺杂区。[0012]优选地，所述第二外延层的掺杂浓度小于所述第一外延层的掺杂浓度。[0013]优选地，所述埋层的掺杂浓度不小于E17cnf3,所述第一隔离区的掺杂浓度不小于ElScnf3,所述第二隔离区的掺杂浓度不小于E18cnf3,所述第一掺杂区的注入剂量不小于E14cnf2，所述第二掺杂区的掺杂浓度不小于E18cnf3。[0014]优选地，所述第二外延层的厚度不小于5y选。[0015]优选地，所述第一掺杂类型为N型或P型，所述第二掺杂类型为N型或P型中的另一个。[0016]根据本发明的另一方面，还提供了一种瞬态电压抑制器的制造方法，其特征在于，包括:在第一掺杂类型的半导体衬底的第一表面形成第一掺杂类型的第一外延层;在所述第一外延层中形成第二掺杂类型的埋层;在所述第一外延层上形成第一掺杂类型的第二外延层;在所述第二外延层中形成分别从所述第二外延层表面延伸至所述埋层中和所述第二外延层中的第二掺杂类型的第一隔离区和第一掺杂类型的第二隔离区，所述第一隔离区和所述第二隔离区分别用于在所述第二外延层中形成多个第一隔离岛和多个第二隔离岛;在所述第二外延层位于每个所述第一隔离岛的部分中分别形成第一掺杂类型的第一掺杂区，在所述第二外延层位于每个所述第二隔离岛的部分中形成第二掺杂类型的第二掺杂区；以及将各个所述第一掺杂区和对应的所述第二掺杂区电性连接以形成多个信号通道。[0017]优选地，形成所述第一掺杂区和所述第二掺杂区之间的电性连接的步骤包括:在所述第二外延层上形成绝缘层;形成穿过所述绝缘层的第一电极，第一电极将各个所述第一掺杂区分别与对应的所述第二掺杂区电性连接以作为对应的所述信号通道的信号端。[0018]优选地，还包括形成位于所述半导体衬底第二表面的第二电极，所述第一表面和所述第二表面彼此相对。[0019]优选地，所述第二隔离区围绕所述第二掺杂区。[0020]优选地，所述第一掺杂类型为N型或P型，所述第二掺杂类型为N型或P型中的另一个。[0021]采用本发明的技术方案后，可获得以下有益效果：由于采用了相同掺杂类型的半导体衬底和外延层，降低了外延层的加工难度，从而保证了产品参数和性能的稳定。且利用了芯片的立体空间，将占据面积较大的功率器件制作在芯片内部，只将一些对设计规则有更严格要求的器件放在外延层上表面完成制作。芯片面积利用率更高，集成度更高，芯片尺寸得到进一步压缩，具备产业化优势，且降低了封装成本。实现了适用于多种工作电压的、低电容多通道的瞬态电压抑制器。附图说明[0022]通过以下参照附图对本发明实施例的描述，本发明的上述以及其他目的、特征和优点将更为清楚。[0023]图1示出本发明第一实施例提供的瞬态电压抑制器的电路示意图。[0024]图2示出图1中n=2的瞬态电压抑制器的电路示意图。[0025]图3示出图1中n=2的瞬态电压抑制器的截面示意图。[0026]图3a至3j示出根据本发明第一实施例的瞬态电压抑制器的制造方法各个阶段的截面示意图。[0027]图4示出本发明第二实施例的瞬态电压抑制器的电路示意图。具体实施方式[0028]以下基于实施例对本发明进行描述，但是本发明并不仅仅限于这些实施例。在下文对本发明实施例的细节描述中，详尽描述了一些特定的细节部分，对本领域技术人员来说没有这些细节部分的描述也可以完全理解本发明。为了避免混淆本发明的实质，公知的方法、过程、流程没有详细叙述。[0029]在各个附图中，相同的元件采用类似的附图标记来表示。为了清楚起见，附图中的各个部分没有按比例绘制。此外，在图中可能未示出某些公知的部分。附图中的流程图、框图图示了本发明的实施例的系统、方法、装置的可能的体系框架、功能和操作，附图的方框以及方框顺序只是用来更好的图示实施例的过程和步骤，而不应以此作为对发明本身的限制。[0030]以下将参照附图更详细地描述本发明。在各个附图中，相同的元件采用类似的附图标记来表示。为了清楚起见，附图中的各个部分没有按比例绘制。此外，可能未示出某些公知的部分。为了简明起见，可以在一幅图中描述经过数个步骤后获得的半导体结构。[0031]应当理解，在描述器件的结构时，当将一层、一个区域称为位于另一层、另一个区域“上面”或“上方”时，可以指直接位于另一层、另一个区域上面，或者在其与另一层、另一个区域之间还包含其它的层或区域。并且，如果将器件翻转，该一层、一个区域将位于另一层、另一个区域“下面”或“下方”。[0032]如果为了描述直接位于另一层、另一个区域上面的情形，本文将采用“A直接在B上面”或“A在B上面并与之邻接”的表述方式。在本申请中，“A直接位于B中”表示A位于B中，并且A与B直接邻接，而非A位于B中形成的掺杂区中。[0033]在本申请中，术语“半导体结构”指在制造半导体器件的各个步骤中形成的整个半导体结构的统称，包括已经形成的所有层或区域。[0034]在下文中描述了本发明的许多特定的细节，例如器件的结构、材料、尺寸、处理工艺和技术，以便更清楚地理解本发明。但正如本领域的技术人员能够理解的那样，可以不按照这些特定的细节来实现本发明。[0035]图1示出本发明第一实施例提供的瞬态电压抑制器的电路图。图2示出图1中n=2的瞬态电压抑制器的电路图。[0036]如图1所示，本发明第一实施例提供的TVS器件100是单向多通道的TVS器件，包括多个第一整流管Dll至Din、多个第二整流管D21至D2n以及齐纳二极管ZD，其中，齐纳二极管ZD的阳极分别与各个第一整流管D11至Din的阳极相连，齐纳二极管ZD的阴极分别与各个第二整流管D21至D2n的阴极相连以作为接地端GND，每个第一整流管的阴极分别与对应的一个第二整流管的阳极相连以形成一个信号端10,例如，第一整流管Dl1的阴极与第二整流管D21的阳极相连并形成第一信号端101，第一整流管Dln的阴极与第二整流管D2n的阳极相连并形成第n信号端IOn。其中n为大于等于2的自然数。[0037]在浪涌发生时，如果在第一信号端1〇1和接地端GND之间承受负电压，则第一整流管D11导通，齐纳二极管ZD承受反向电压，如果负电压的数值高于齐纳二极管2£的击穿电压，则产生沿着第一整流管D11正向和齐纳二极管ZD反向流动的电流，从而起到单向ESD防护的作用。如果在弟一伯号纟而]^01和接地端GND之间承受正电压，则第二整流管D21导通。[0038]同理，在浪涌发生时，如果在第n信号端I〇n和接地端GND之间承受负电压，则第一整流管Din导通，齐纳二极管ZD承受反向电压，如果负电压的数值高于齐纳二极管21的击穿电压，则产生沿着第一整流管Din正向和齐纳二极管ZD反向流动的电流，从而也起到单向ESD防护的作用。如果在第n信号端IOn与接地端GND之间承受正电压，则第二整流管D2n导通。从而形成多通道的单向TVS器件。[0039]图3示出图2中瞬态电压抑制器的部分结构图。在下文的描述中，将描述半导体材料的掺杂类型具体为P型和N型之一。可以理解，如果反转各个半导体材料的掺杂类型，也可以获得相同功能的半导体器件。下面以n等于2为例对图1中的瞬态电压抑制器的结构进行说明。[0040]如图2所示，TVS器件100包括半导体衬底1〇1、位于半导体衬底谢第一表面上的第一外延层102、位于第一外延层102上的第二外延层104、位于第一外延层1〇2中的埋层1〇3、位于第二外延层104中的第一隔离区105、第二隔离区107、第一掺杂区1〇9以及第二掺杂区108〇[0041]半导体衬底101例如是重掺杂的N型半导体衬底，为了形成P型或N型半导体层或区域，可以在半导体层或区域中掺入相应类型的掺杂剂。例如，P型掺杂剂包括硼，N型掺杂剂包括磷或砷或铺。[0042]在该实施例中，半导体衬底101为电阻率小于〇.〇2〇•cm的重掺杂N型衬底，掺杂剂为砷As。[0043]第一外延层102为N型外延层，第二外延层104为电阻率不小于5Q•cm，且厚度不小于5um的轻掺杂N型外延层。其中，第一外延层1〇2和第二外延层104的电阻率和厚度将决定该TVS器件100的工作电压和电气性能，在实际实施时，本领域技术人员可根据应用的需要自由调整。[0044]埋层103例如是P型埋层，该埋层103位于第一外延层102中，掺杂浓度不小于Encnf3,掺杂剂例如为硼。该埋层1〇3的掺杂浓度和结深将决定TVS器件的工作电压和电气性能，在实际实施时，本领域技术人员可根据应用的需要自由调整。[0045]第一隔离区1〇5例如是p型隔离区，第一隔离区105从第二外延层1〇4表面穿过第二外延层104延伸至埋层103中，用于限定多个第一隔离岛，其掺杂浓度不小于E18cm-3，掺杂剂例如为硼。[0046]第二隔离区1〇7例如是趣隔离区，第二隔离区1〇7从第二外延层1〇4表面延伸至第二外延层104中，用于限定多个第二隔离岛，在本实施例中，第二隔离区1〇7例如为环形，其掺杂浓度不小于E18cnf3，掺杂剂例如为磷。、[0047]第一掺杂区1〇9例如是N型掺杂区。第一掺杂区109在每个第一隔离岛中从第二外延层104表面延伸至第二外延层1〇4中，其注入剂量不小于E14cm—2,掺杂剂例如为磷。[0048]第二掺杂区108例如是P型掺杂区。第二掺杂区1〇8在每个第二隔离岛中从第二外延层104表面延伸至第二外延层1〇4中，其掺杂浓度不小于E18cm_3。[0049]需要说明的是，各N型掺杂区之间掺杂浓度的大小关系如下:第二外延层1〇4〈第一外延层102〈第二隔离区107多半导体衬底101。[0050]进一步地，TVS器件还包括绝缘层106、第一电极11〇和第二电极1U。[0051]绝缘层106位于第二外延层104上，第一电极110穿过绝缘层106中的开口将每个第一掺杂区1〇9与对应的第二掺杂区1〇8电性连接以分别形成多个信号端1〇。第二电极ni位于半导体衬底101的第二表面。绝缘层1〇6例如由氧化硅或氮化硅组成，第一电极11〇以及第二电极111例如选自金、银、铜、铝、铝硅、铝硅铜、钛银、钛镍金等金属或合金组成。[0052]对应于图2,在图3所示的TVS器件中，第一隔离区1〇5和埋层1〇3共同作为第一整流管D11的阳第二外延层1〇4位于各个第一隔离岛中的部分作为第一整流管Du和D12的阴极，第一隔呙区105、埋层103以及第二外延层104位于对应的第一隔离岛中的部分构成第一整流管D11和D12的PN结;埋层103作为齐纳二极管ZD的阳极，第一外延层1〇2作为齐纳二极管ZD的阴极，埋层1〇3和第一外延层i〇2构成齐纳二极管ZE^^pN结;第二掺杂区1〇8作为第二整流管D21的阳极，第一外延层1〇2作为第二整流管把丨的阴极，第二掺杂区1〇8和第二外延层104位于各第二隔离岛中的部分分别构成第二整流管D21的pN结和第二整流管D22的pN结。第二隔离区107作为第二整流管D21和D22的电压终止环，第一电极no作为Tvs器件10〇的信号端10，第二电极111作为TVS器件的接地端GND。[0053]图3a至3j示出根据本发明第一实施例的瞬态电压抑制器的制造方法各个阶段的截面图。[0054]如图3a所不，在N型的半导体衬底101的第一表面形成N型的第一外延层102。[0055]为了形成p型或麵半导体层或区域，可以在半导体层和区域中掺入相应类型的掺杂剂，例如，P型掺杂剂包括硼，N型掺杂剂包括磷或砷或梯。在该实施例中，半导体衬底1〇1为电阻率小于0.02Q•cm的重掺杂N型衬底，掺杂剂为砷As。[OO56]第一外延层102可以采用已知的沉淀工艺形成。例如，沉淀工艺可以是选自电子束蒸发、化学气相沉积、原子层沉积、機射中的一种。[0057]如图3b所示，在第一外延层102中形成P型埋层103。[0058]该埋层103位于第一外延层102中，掺杂浓度不小于El7cm_3,掺杂剂例如为硼。该埋层103的掺杂浓度和结深将决定TVS器件的工作电压和电气性能，在实际实施时，本领域技术人员可根据应用的需要自由调整。[0059]如图3c所示，在第一外延层102上形成N型的第二外延层104。[0060]第二外延层104的电阻率不小于5Q•cm，且厚度不小于5wn。第二外延层i〇4的电阻率和厚度将决定该TVS器件的工作电压和电气性能，在实际实施时，本领域技术人员可根据应用的需要自由调整。[0061]第二外延层104可以采用已知的沉淀工艺形成。例如，沉淀工艺可以是选自电子束蒸发、化学气相沉积、原子层沉积、溅射中的一种。[0062]如图3d所示，在第二外延层104中形成P型的第一隔离区1〇5,并在第二外延层1〇4上形成绝缘层106。[0063]第一隔呙区105的掺杂浓度不小于E18cm—3，掺杂剂例如为硼。在初始形成第一隔离区105时，第一隔离区105从第二外延层104表面延伸至第二外延层104中，由于后续制程中的高温，第一隔离区105将进一步地向半导体衬底1〇1方向延伸，最后延伸至埋层1〇3中，用于限定多个第一隔离岛，图3d中直接示出了在完成全部制程时，第一隔离区1〇5的状态。’[00M]绝缘层1〇6例如由氧化硅或氮化硅组成，可以采用溅射或热氧化形成。例如，°绝缘层106是热氧化形成的氧化硅层，在后续的掺杂步骤中，绝缘层1〇6作为保护层，并且将作为最终器件的层间绝缘层。[0065]如图3e所示，在第二外延层104中形成N型的第二隔离区107。[0066^第二隔离区107从第二外延层104表面延伸至第二外延层104中，用于限定多个第二隔离岛，在该实施例中，第二隔离区107例如为环形，其掺杂浓度不小于E18cm_3，掺杂剂例如为磷。[0067]如图3f所示，在第二外延层104中形成多个P型的第二掺杂区108。[0068]第二掺杂区1〇8位于各个第二隔离岛中，从第二外延层104表面延伸至第二外延层104中，其掺杂浓度不小于E18cnf3。[0069]如图3g所示，在第二外延层104中形成多个N型的第一掺杂区109。[0070]第一掺杂区109位于各个第一隔离岛中，从第二外延层1〇4表面延伸至第二外延层104中，其注入剂量不小于E14cnf2，掺杂剂例如为磷。[0071]如图3h所示，在绝缘层106上形成开口，使得每个第一掺杂区1〇9和每个第二掺杂区108经由对应开口裸露在外。[0072]如图3i所示，形成穿过绝缘层1〇6的多个第一电极110,第一电极11〇分别将各个第一掺杂区1〇9与对应的第二掺杂区108电连接以作为该TVS器件的信号端10当n=2时，信号端10包括第一信号端101和第二信号端102。[0073]如图3j所示，在半导体衬底101的第二表面形成第二电极111，作为该TVS器件的接地端GND，第一表面和第二表面彼此相对。第一电极11〇以及第二电极ill例如选自金、银、铜、招、招桂、铝娃铜、钛银、铁镍金等金属或合金组成。[0074]图4示出本发明第二实施例的瞬态电压抑制器的电路示意图。[0075]本发明第二实施例的瞬态电压抑制器200与上述第一实施例的瞬态电压抑制器基本相同，不同之处在于：以n=2为例，如图4所示，本发明第二实施例的瞬态电压抑制器2〇〇可以作为双向瞬态电压抑制器应用于高压环境中，即在一些情况下，所述瞬态电压抑制器的两个信号端10可以分别作为无极性双向器件的两个电极引出端来使用。例如以第一信号端101作为第一供电端，第二信号端102作为第二供电端。当第一信号端101发生浪涌冲击时，电流将依次流经整流管D21、齐纳二极管管ZD和整流管D12,并经第二信号端102泄放;而当第二信号端1〇2发生浪涌冲击时，电流将依次流经整流管D22、齐纳二极管ZD和第一整流管D11，并经第一信号端101泄放，从而实现了能够应用于高压环境的双向瞬态电压抑制器。[0076]需要说明的是，上述各实施例主要描述了n=2即包含两个数据通道的瞬态电压抑制器，然而正如图1所示，本发明实施例的瞬态电压抑制器可以包含多于2个的信号通道，其结构可以由上述两通道瞬态电压抑制器的结构类推得到，在此不再赘述。[0077]可以看出，根据本发明的器件，可以以简单步骤制备出适用于多种工作电压下的多通道的单向低电容瞬态电压抑制器。通过选用相同掺杂类型的半导体衬底和外延层，降低了外延层的制作难度，从而保证了器件参数和性能的稳定。且不同于常规单芯片多在外延层的上表面完成核心器件的设计和制作的集成方案，根据本发明的器件很大程度上利用了芯片的立体空间，将占据面积较大的功率器件制作在芯片内部，只将一些对设计规则有更严格要求的器件放在外延层上表面完成制作，芯片面积利用率更高，集成度更高，芯片尺寸得到进一步压缩，降低了封装成本，具备产业化优势。[0078]应当说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。[0079]依照本发明的实施例如上文所述，这些实施例并没有详尽叙述所有的细节，也不限制该发明仅为所述的具体实施例。显然，根据以上描述，可作很多的修改和变化。本说明书选取并具体描述这些实施例，是为了更好地解释本发明的原理和实际应用，从而使所属技术领域技术人员能很好地利用本发明以及在本发明基础上的修改使用。本发明仅受权利要求书及其全部范围和等效物的限制。

权利要求：1.一种瞬态电压抑制器，其特征在于，包括：第一掺杂类型的半导体衬底；位于所述半导体衬底第一表面上的第一掺杂类型的第一外延层；位于所述外延层中的第二掺杂类型的埋层，其中，第一掺杂类型和第二掺杂类型不同；位于所述第一外延层上的第一掺杂类型的第二外延层；分别从所述第二外延层表面延伸至所述埋层中和所述第二外延层中的第二掺杂类型的第一隔离区和第一掺杂类型的第二隔离区，所述第一隔离区和所述第二隔离区分别用于在所述第二外延层中形成多个第一隔离岛和多个第二隔离岛；以及分别位于各个所述第一隔离岛和各个所述第二隔离岛中从所述外延层表面延伸至所述第二外延层中的第一掺杂类型的第一掺杂区和第二掺杂类型的第二掺杂区，其中，各个所述第一掺杂区分别与对应的所述第二掺杂区之间电性连接以形成多个信号通道。2.根据权利要求1所述的瞬态电压抑制器，其特征在于，还包括绝缘层，所述绝缘层位于所述第二外延层上。3.根据权利要求2所述的瞬态电压抑制器，其特征在于，还包括第一电极，所述第一电极穿过所述绝缘层将各个所述第一掺杂区和对应的所述第二掺杂区电性连接以作为对应的所述信号通道的信号端。4.根据权利要求1所述的瞬态电压抑制器，其特征在于，还包括位于所述半导体衬底第二表面的第二电极，所述第一表面和所述第二表面彼此相对。5.根据权利要求1所述的瞬态电压抑制器，其特征在于，所述第二隔离区围绕所述第二惨杂区。6.根据权利要求1所述的瞬态电压抑制器，其特征在于，所述第二外延层的掺杂浓度小于所述第一外延层的掺杂浓度。7.根据权利要求1所述的瞬态电压抑制器，其特征在于，所述埋层的掺杂浓度不小于E17cnf3,所述第一隔离区的掺杂浓度不小于E18cnf3,所述第二隔离区的掺杂浓度不小于ElScnf3,所述第一掺杂区的注入剂量不小于E14cnf2,所述第二掺杂区的掺杂浓度不小于E18cnf3〇8.根据权利要求1所述的瞬态电压抑制器，其特征在于，所述第二外延层的厚度不小于5um〇9.根据权利要求1所述的瞬态电压抑制器，其特征在于，所述第一掺杂类型为N型或P型，所述第二掺杂类型为N型或P型中的另一个。10.—种瞬态电压抑制器的制造方法，其特征在于，包括：在第一掺杂类型的半导体衬底的第一表面形成第一掺杂类型的第一外延层；在所述第一外延层中形成第二掺杂类型的埋层；在所述第一外延层上形成第一掺杂类型的第二外延层；在所述第二外延层中形成分别从所述第二外延层表面延伸至所述埋层中和所述第二外延层中的第二掺杂类型的第一隔离区和第一掺杂类型的第二隔离区，所述第一隔离区和所述第二隔离区分别用于在所述第二外延层中形成多个第一隔离岛和多个第二隔离岛；在所述第二外延层位于每个所述第一隔离岛的部分中分别形成第一掺杂类型的第一掺杂区，在所述第二外延层位于每个所述第二隔离岛的部分中形成第二掺杂类型的第二掺杂区；以及将各个所述第一掺杂区和对应的所述第二掺杂区电性连接以形成多个信号通道。11.根据权利要求1〇所述的瞬态电压抑制器的制造方法，其特征在于，形成所述第一掺杂区和所述第二掺杂区之间的电性连接的步骤包括：在所述第二外延层上形成绝缘层；形成穿过所述绝缘层的第一电极，第一电极将各个所述第一掺杂区分别与对应的所述第二掺杂区电性连接以作为对应的所述信号通道的信号端。12.根据权利要求10所述的瞬态电压抑制器的制造方法，其特征在于，还包括形成位于所述半导体衬底第二表面的第二电极，所述第一表面和所述第二表面彼此相对。13.根据权利要求10所述的瞬态电压抑制器的制造方法，其特征在于，所述第二隔离区围绕所述第二掺杂区。14.根据权利要求10所述的瞬态电压抑制器的制造方法，其特征在于，所述第一掺杂类型为N型或P型，所述第二掺杂类型为N型或P型中的另一个。

百度查询： 北京燕东微电子有限公司 瞬态电压抑制器及其制造方法

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD