申请/专利权人：桑迪士克科技有限责任公司

申请日：2019-11-27

公开（公告）日：2024-04-09

公开（公告）号：CN113168865B

主分类号：G11C11/56

分类号：G11C11/56;H01L29/66

优先权：["20190220 US 16/280,297"]

专利状态码：有效-授权

法律状态：2024.04.09#授权;2021.08.10#实质审查的生效;2021.07.23#公开

摘要：本发明提供了用于优化存储器设备中的擦除操作以补偿由于阻挡氧化物减薄引起的擦除速度变化的技术。在块的擦除操作中，不同子块中的NAND串的沟道可以充电不同的量。一种方法调整NAND串中的第一选择栅极晶体管的控制栅极电压。这调整了由于栅极感应漏极泄漏而在该沟道中产生的空穴的量。另一种方法调整所述NAND串中的附加选择栅极晶体管的所述控制栅极电压，以调整相邻沟道区的电导率。另一种方法将不同的位线电压施加到每个子块中的NAND串的不同行。

主权项：1.一种存储器装置，所述装置包括：多个存储器单元703-713,723-733,743-753,763-773，所述多个存储器单元布置在块BLK0的多个子块SB0-SB6中的NAND串700n,710n,720n,730n,740n,750n,760n中，所述NAND串包括多个同心层，所述同心层包括阻挡氧化物层563,563a,563b,563c，并且所述阻挡氧化物层的厚度Th在所述多个子块的不同子块中是不同的，每个NAND串包括沟道560；和控制电路110,122，所述控制电路被配置为在所述块的擦除操作中对所述多个子块中的NAND串的沟道进行充电，包括将所述多个子块中的中央子块SB3中的NAND串的沟道充电到比所述多个子块中的一个边缘子块SB0,SB6中的NAND串的沟道被充电到的电压Vch_SB0SB6更高的电压Vch_SB3。

全文数据：

权利要求：

百度查询： 桑迪士克科技有限责任公司 补偿由于阻挡氧化物层减薄引起的擦除速度变化的存储器设备

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD