申请/专利权人：西安电子科技大学

申请日：2023-12-27

公开（公告）日：2024-04-05

公开（公告）号：CN117828526A

主分类号：G06F18/25

分类号：G06F18/25;G06F18/24;G06N3/0464;G06F18/213;G01S7/02;G01S7/41

优先权：

专利状态码：在审-实质审查的生效

法律状态：2024.04.23#实质审查的生效;2024.04.05#公开

摘要：本发明提出了一种基于FPGA的深度特征融合网络窄带雷达目标识别系统，包括部署在FPGA上的包括编码模块单元及与其级联且并行排布的解码模块单元和全连接模块单元的深度特征融合网络。本发明权重缓存模块和乒乓缓冲模块分别实现对网络权重数据和网络运算产生的中间结果的缓存，无需频繁访问PS端的存储器，有效降低了系统功耗；一维卷积加速模块、全连接加速模块能够进行快速运算，且权重缓存模块和乒乓缓冲模块能够创建不同的缓存空间，降低了网络运行的时延。

主权项：1.一种基于FPGA的深度特征融合网络窄带雷达目标识别系统，包括部署在硬件平台上的深度特征融合网络，其特征在于，所述硬件平台采用包括处理器系统端PS和可编程逻辑端PL的FPGA；所述深度特征融合网络为设置在PL处的加速器IP核，包括编码模块单元及与其级联且并行排布的解码模块单元和全连接模块单元，以及设置在编码模块单元与解码模块单元和全连接模块单元之间的AXI接口模块；其中：所述编码模块单元，包括级联的输入特征缓存模块和多个编码模块，每个编码模块包括级联的且输出端各连接有乒乓缓冲模块的一维卷积加速模块、池化模块和注意力机制模块，所述一维卷积加速模块和注意力机制模块的输入端还各连接有一个权重缓存模块；所述解码模块单元，包括级联的多个解码模块和一个重构误差模块，每个解码模块包括级联的且输出端各连接有乒乓缓冲模块的上采样模块和一维卷积加速模块，所述一维卷积加速模块的输入端还连接有权重缓存模块；所述全连接模块单元，包括级联的多个全连接模块，每个全连接模块包括级联的乒乓缓冲模块和全连接加速模块，所述全连接加速模块的输入端还连接有权重缓存模块。

全文数据：

权利要求：

百度查询： 西安电子科技大学 基于FPGA的深度特征融合网络窄带雷达目标识别系统

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD