申请/专利权人:同济大学
申请日:2024-01-04
公开(公告)日:2024-04-12
公开(公告)号:CN117873254A
主分类号:G05F1/56
分类号:G05F1/56
优先权:
专利状态码:在审-公开
法律状态:2024.04.12#公开
摘要:启动电路、基准电流生成方法和低压带隙基准电路,涉及模拟集成电路。为解决现有技术中存在的,低压带隙基准电路在电源电压受到扰动情况下可能偏离正常工作状态无法满足正常需求的技术问题,本发明提供的技术方案为:启动电路,包括:开关晶体管连接PMOS管M12和PMOS管M13;M12连接PMOS管M11,M11连接PMOS管M10;M11和M12连接开关晶体管;M10连接M13;M13连接NMOS管M14;M14连接NMOS管M15;M13还分别连接NMOS管M9、PMOS管M4和电流源的正极;M4分别连接NMOS管M8和NMOS管M7;M9连接NMOS管M6;M6连接NMOS管M5;M5连接电流源的负极;开关晶体管、M14、M15、M9、M8、M7、M6和M5相连。可以应用于带隙基准的启动电路,同时低压带隙基准电路可以作为构成低压降线性稳压器、LED驱动电路等电路的模块。
主权项:1.启动电路,应用于低压带隙基准电路中,其特征在于,所述启动电路包括:开关晶体管;开关晶体管的漏极连接PMOS管M12的漏极和PMOS管M13的栅极;M12的源极连接PMOS管M11的漏极,M11的源极连接PMOS管M10的漏极和栅极;M11和M12的栅极连接开关晶体管的源极;M10的源极连接M13的源极;M13的漏极连接NMOS管M14的漏极;M14的栅极连接NMOS管M15的栅极;M13的源极还分别连接NMOS管M9的漏极、PMOS管M4的源极和电流源的正极;M4的漏极分别连接NMOS管M8的漏极和NMOS管M7的漏极;M8的漏极还连接M8的栅极;M9的漏极连接NMOS管M6的漏极;M6的栅极连接NMOS管M5的栅极和漏极;M5的漏极连接电流源的负极;开关晶体管的源极、M14的源极、M15的源极、M9的源极、M8的源极、M7的源极、M6的源极和M5的源极相连。
全文数据:
权利要求:
百度查询: 同济大学 启动电路、基准电流生成方法和低压带隙基准电路
免责声明
1、本报告根据公开、合法渠道获得相关数据和信息,力求客观、公正,但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解,仅供参考使用,不能作为本公司承担任何法律责任的依据或者凭证。