申请/专利权人：南京航空航天大学

申请日：2023-12-25

公开（公告）日：2024-04-12

公开（公告）号：CN117874841A

主分类号：G06F21/73

分类号：G06F21/73;H04L9/32;G06N3/094

优先权：

专利状态码：在审-实质审查的生效

法律状态：2024.04.30#实质审查的生效;2024.04.12#公开

摘要：本发明的一种抗机器学习攻击的可重构仲裁器PUF，译码器分别与奇数延迟路径BL访问晶体管、偶数延迟路径BL访问晶体管、奇数延迟路径MRAM单元并行晶体管、偶数延迟路径MRAM单元并行晶体管、CMOS开关选择电路连接，译码器根据输入激励对STT‑MRAM存储阵列中的磁性隧道结MTJ位元或晶体管进行寻址，实现可调节级联延迟，寻址选定的MTJ位元或晶体管所在的延迟路径通过CMOS开关选择电路与预充电传感放大电路连接，比较所选的两条路径中的晶体管和MRAM单元之间的电阻大小，将预充电传感放大电路的输出作为可重构仲裁器PUF的输出响应。本发明在提升速度、降低功耗、减小面积的同时大大提高其抗攻击能力。

主权项：1.一种抗机器学习攻击的可重构仲裁器PUF，其特征在于，包括：STT-MRAM存储单元阵列、奇数延迟路径BL访问晶体管、偶数延迟路径BL访问晶体管、奇数延迟路径MRAM单元并行晶体管、偶数延迟路径MRAM单元并行晶体管、时钟控制的NMOS晶体管、译码器、CMOS开关选择电路和预充电传感放大电路，所述译码器分别与奇数延迟路径BL访问晶体管、偶数延迟路径BL访问晶体管、奇数延迟路径MRAM单元并行晶体管、偶数延迟路径MRAM单元并行晶体管、CMOS开关选择电路连接，所述译码器根据输入激励对STT-MRAM存储阵列中的磁性隧道结MTJ位元或晶体管进行寻址，实现可调节级联延迟，寻址选定的MTJ位元或晶体管所在的延迟路径通过CMOS开关选择电路与预充电传感放大电路连接，比较所选的两条路径中的晶体管和MRAM单元之间的电阻大小，将预充电传感放大电路的输出作为可重构仲裁器PUF的输出响应。

全文数据：

权利要求：

百度查询： 南京航空航天大学 一种抗机器学习攻击的可重构仲裁器PUF

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD