申请/专利权人：北京普航科技有限公司

申请日：2024-01-22

公开（公告）日：2024-04-12

公开（公告）号：CN117872372A

主分类号：G01S13/90

分类号：G01S13/90

优先权：

专利状态码：在审-实质审查的生效

法律状态：2024.04.30#实质审查的生效;2024.04.12#公开

摘要：本发明公开了一种SAR图像实时成像的硬件构架设计方法，包括回波数据接收单元、协处理单元、SAR成像单元、并行处理单元、矩阵转置单元、HBM控制器单元、HBM存储器单元和图像回传单元，回波数据接收单元：用于从外部设备获取原始回波数据，协处理单元用于配置成像过程中所需的各种条件参数，SAR成像单元完成SAR成像算法的各个流程步骤；并行处理单元满足实时成像要求，将不同的数据分段后送至不同通道，并行计算后再将结果拼接，并行处理单元构建多个并行计算通道，以及各通道间的逻辑时序控制；矩阵转置单元是适配于SAR成像算法中，需要对数据进行按行或者按列的不同访问方式，当按行访问完毕后将矩阵进行分块转置后存放入HBM。本发明实现SAR实时成像。

主权项：1.一种SAR图像实时成像的硬件构架设计方法，其特征在于：包括回波数据接收单元、协处理单元、SAR成像单元、并行处理单元、矩阵转置单元、HBM控制器单元、HBM存储器单元和图像回传单元，具体如下：回波数据接收单元：用于从外部设备获取原始回波数据，通过高速数据接口实现实时数据传输；协处理单元：用于配置成像过程中所需的各种条件参数，并可实现简单计算，该模块与外部设备上位机互联，通过以太网口或USB接口进行互联；SAR成像单元，完成SAR成像算法的各个流程步骤；并行处理单元：满足实时成像要求，利用FPGA特性，将不同的数据分段后送至不同通道，并行计算后再将结果拼接，并行处理单元构建多个并行计算通道，以及各通道间的逻辑时序控制；矩阵转置单元：是适配于SAR成像算法中，需要对数据进行按行或者按列的不同访问方式，当按行访问完毕后，在FPGA内部先利用高速RAM将矩阵进行分块转置后存放入HBM；HBM控制器单元，是实现对HBM物理存储区域的读写所需的控制模块，该模块可以对用户侧提供简单易用的用户接口，对HBM存储器侧提供满足存储器访问时序所需的信号接口，同时，内部生成物理访问地址，自动完成刷新操作，以及不同模式下的配置功能；HBM存储器单元，是集成于FPGA内部的存储器，由若干个DDR芯片堆叠在一起后和FPGA封装在一起，实现大容量，高位宽的DDR组合阵列。

全文数据：

权利要求：

百度查询： 北京普航科技有限公司 一种SAR图像实时成像的硬件构架设计方法

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD