申请/专利权人：广州金升阳科技有限公司

申请日：2019-03-14

公开（公告）日：2024-04-12

公开（公告）号：CN109861673B

主分类号：H03K5/24

分类号：H03K5/24

优先权：

专利状态码：有效-授权

法律状态：2024.04.12#授权;2019.07.02#实质审查的生效;2019.06.07#公开

摘要：本发明公开了一种电流比较器，包括顺次电联接的输入级、放大级和输出级，以及电流输入端、电源端、地端、输出端和偏置电压端；输入级，包括MOS管分压偏置电路和带有反馈的单级共源放大器，MOS管分压偏置电路用于将电流输入端输入的电流信号转换成电压信号，然后通过带有反馈的单级共源放大器提供一定电压增益后输出；放大级，包括单级差动放大器和两个串联的反相器，单级差动放大器用于将电流输入端处的电压信号和输入级输出的电压信号的差值放大，然后通过两个串联的反相器进一步放大后输出；输出级，包括施密特触发器，用于对放大级输出的电压信号整形，增强电路抗干扰能力。本发明具有结构简单、高精度和高抗干扰能力的特点。

主权项：1.一种电流比较器，其特征在于：包括顺次电联接的输入级、放大级和输出级，以及电流输入端IIN、电源端VDD、地端GND、输出端VOUT和偏置电压端VB；输入级，包括MOS管分压偏置电路和带有反馈的单级共源放大器，MOS管分压偏置电路用于将电流输入端IIN输入的电流信号转换成电压信号，然后通过带有反馈的单级共源放大器提供一定电压增益后输出；放大级，包括单级差动放大器和两个串联的反相器，单级差动放大器用于将电流输入端IIN处的电压信号和输入级输出的电压信号的差值放大，然后通过两个串联的反相器进一步放大后输出；输出级，包括施密特触发器，用于对放大级输出的电压信号整形，增强电路抗干扰能力。

全文数据：一种电流比较器技术领域本发明涉及集成电路设计领域，具体涉及一种电流比较器。背景技术随着半导体集成电路技术的快速发展，片上系统已经得到了广泛的应用。电流比较器可以将模拟电流信号转换为数字信号，在大多数片上系统中都有电流比较器的身影；电流比较器的速度、精度、失调和延迟等指标对整个系统来说都是至关重要的。传统的电流比较器如图1所示，包括输入级和增益级，输入级采用MOS管M1～M8组成的电流镜结构，增益级由MOS管M9～M22组成的多级级联放大器构成。如图2所示为传统结构的电流比较器的精度仿真图。由于传统比较器增益级采用多级级联，且增益不够高，输出没有做抗干扰处理，因此存在延迟较大、精度低以及抗干扰能力差系列问题。发明内容有鉴于此，本发明解决的技术问题是克服现有方法的不足，提出一种结构简单、易于实现、高精度、抗干扰的电流比较器。为解决上述问题，本发明是通过以下技术手段实现的：一种电流比较器，其特征在于：包括顺次电联接的输入级、放大级和输出级，以及电流输入端IIN、电源端VDD、地端GND、输出端VOUT和偏置电压端VB；输入级，包括MOS管分压偏置电路和带有反馈的单级共源放大器，MOS管分压偏置电路用于将电流输入端IIN输入的电流信号转换成电压信号，然后通过带有反馈的单级共源放大器提供一定电压增益后输出；放大级，包括单级差动放大器和两个串联的反相器，单级差动放大器用于将电流输入端IIN处的电压信号和输入级输出的电压信号的差值放大，然后通过两个串联的反相器进一步放大后输出；输出级，包括施密特触发器，用于对放大级输出的电压信号整形，增强电路抗干扰能力。较优地，电流输入端IIN连接到MOS管分压偏置电路中MOS管的源极。作为输入级的一种具体的实施方式，其特征在于：包括NMOS管N1～N3和PMOS管P1～P3；其中，NMOS管N1、NMOS管N2、PMOS管P1、PMOS管P2构成带有反馈的单级共源放大器，PMOS管P3、NMOS管N3构成MOS管分压偏置电路；NMOS管N1的漏极和PMOS管P2、PMOS管P3的源极电联接，并同时电联接电源端VDD；NMOS管N1的源极、PMOS管P1的源极、NMOS管N2的栅极同时电联接到电流输入端IIN；NMOS管N1的栅极、PMOS管P1的栅极、NMOS管N2的漏极和PMOS管P2的漏极电联接，此连接点作为输入级的输出；PMOS管P3的栅极、漏极和NMOS管N3的栅极、漏极电联接，并同时电联接PMOS管P2的栅极；PMOS管P1的漏极、NMOS管N2～N3的源极电联接，并同时电联接地端GND。作为放大级的一种具体的实施方式，其特征在于：包括NMOS管N4～N8，PMOS管P4～P7；其中NMOS管N4～N6和PMOS管P4～P5构成单级差动放大器，NMOS管N7和PMOS管P6构成反相器，NMOS管N8和PMOS管P7构成反相器；PMOS管P4～P7的源极均电联接电源端VDD；PMOS管P4的栅极、漏极和NMOS管N4的漏极电联接，并同时电联接到PMOS管P5的栅极；NMOS管N4的栅极和电流输入端IIN电联接、NMOS管N5的栅极和输入级的输出电联接；NMOS管N4的源极、NMOS管N5的源极和NMOS管N6的漏极电联接；PMOS管P5的漏极、NMOS管N5的漏极、PMOS管P6的栅极和NMOS管N7的栅极电联接；NMOS管N6的栅极与偏置电压端VB电联接；NMOS管N6～N8的源极均电联接地端GND；PMOS管P6的漏极、NMOS管N7的漏极、PMOS管P7的栅极和NMOS管N8的栅极电联接；PMOS管P7的漏极和NMOS管N8的漏极电联接，此连接点作为放大级的输出。作为输出级的一种具体的实施方式，其特征在于：包括NMOS管N9～N11，PMOS管P8～P10；PMOS管P8、PMOS管P9、NMOS管N9、NMOS管N10的栅极电联接，并同时电联接到放大级的输出；PMOS管P8的源极和NMOS管N11的漏极电联接，并同时电联接电源端VDD；PMOS管P8的漏极、PMOS管P9的源极和PMOS管P10的源极电联接；PMOS管P9的漏极、NMOS管N9的漏极、NMOS管N11的栅极和PMOS管P10的栅极电联接，并同时电联接输出端VOUT；NMOS管N9的源极、NMOS管N10的漏极、NMOS管N11的源极电联接；NMOS管N10的源极和PMOS管P10的漏极电联接，并同时电联接到地端GND。较优地，PMOS管P1～P10的衬底均电联接电源端VDD，NMOS管的N1～N11的衬底均电联接地端GND。较优地，PMOS管P3与NMOS管N3的标准电压较其余的PMOS管和NMOS管高。与现有技术相比，本发明具有如下特点：1、输入级中包括共源放大器，能提高比较器增益；2、输入级中的共源放大器具备反馈功能，能增大增益，提高比较器的精度；3、输入级中的MOS管分压偏置电路可以选择标准电压较高的MOS管，从而可以减小电流，节省功耗；4、输入级采用差动放大器增大增益，能进一步提高比较器精度；5、输出级采用施密特触发器，能增强电路抗干扰能力，对输出信号进行整形。本发明所提的方案，其工作原理及理论分析在具体实施方式中进行详细说明，其有益效果为：1精度高，延迟小，电路结构简单；2抗干扰能力强。附图说明图1为传统结构的电流比较器的电路原理图；图2为传统结构的电流比较器的精度仿真图；图3为本发明的电路比较器的功能原理框图；图4为本发明实施例的电流比较器的电路原理图；图5为本发明实施例的电流比较器的精度仿真图。具体实施方式图3所示为本发明的电路比较器的功能原理框图，包括顺次电联接的输入级、放大级和输出级，以及电流输入端IIN、电源端VDD、地端GND、输出端VOUT和偏置电压端VB。为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。图4为本发明实施例的电流比较器的电路原理图，所述的电流比较器本体由PMOS管P1～P10和NMOS管N1～N11构成；其中，输入级，包括NMOS管N1～N3和PMOS管P1～P3；放大级，包括NMOS管N4～N8和PMOS管P4～P7；输出级，包括NMOS管N9～N11和PMOS管P8～P11；各电路组成连接关系为：N1、N2、P1、P2构成带有反馈的单级共源放大器，P3、N3构成MOS管分压偏置电路；N1的漏极和P2、P3的源极电联接，并同时电联接电源端VDD；N1的源极、P1的源极、N2的栅极同时电联接到电流输入端IIN，电联接到放大级N4的栅极；N1的栅极、P1的栅极、N2的漏极和P2的漏极电联接，此连接点作为输入级的输出，电联接到放大级N5的栅极；P3的栅极、漏极和N3的栅极、漏极电联接，并同时电联接P2的栅极；P1的漏极、N2～N3的源极电联接，并同时电联接地端GND。NMOS管N4～N6和PMOS管P4～P5构成单级差动放大器，NMOS管N7和PMOS管P6构成反相器，NMOS管N8和PMOS管P7构成反相器；P4～P7的源极均电联接电源端VDD；P4的栅极、漏极和N4的漏极电联接，并同时电联接到P5的栅极；N4的栅极和电流输入端IIN电联接、N5的栅极和输入级的输出电联接；N4的源极、N5的源极和N6的漏极电联接；P5的漏极、N5的漏极、P6的栅极和N7的栅极电联接；N6的栅极与偏置电压端VB电联接；N6～N8的源极均电联接地端GND；P6的漏极、N7的漏极、P7的栅极和N8的栅极电联接；P7的漏极和N8的漏极电联接，此连接点作为放大级的输出，联接到输出级P8、P9、N9和N10的栅极。整个输出级为迟滞触发器电路结构为施密特触发的器一种；P8、P9、N9、N10的栅极电联接，并电联接到放大级P7、N8的漏极；P8的源极和N11的漏极电联接，并同时电联接电源端VDD；P8的漏极、P9的源极和P10的源极电联接；P9的漏极、N9的漏极、N11的栅极和P10的栅极电联接，并同时电联接输出端VOUT；N9的源极、N10的漏极、N11的源极电联接；N10的源极和P10的漏极电联接，并同时电联接到地端GND。本实施例采用集成电路中衬底一般连接方法，将PMOS管P1～P10的衬底均电联接电源端VDD，NMOS管的N1～N11的衬底均电联接地端GND。为了降低偏置电路功耗，本实施例的PMOS管P3与NMOS管N3的标准电压较其余的PMOS管和NMOS管高。本实施例的工作原理为：如图4所示，本实施例工作过程可以看成输入级、放大级和输出级分阶段对信号进行处理：输入级：N2和P2构成共源放大器，能提高比较器增益；N1和P1为共源放大器的反馈，可以增大增益，提高比较器的精度；P3和N3为标准电压较高的MOS管，栅漏短接构成电阻分压电路，给P2提供偏置电压，而且功耗较低；由于电流输入端IIN连接到N1和P1的源极，因此输入阻抗较低，可以降低延迟时间；如果输入电流为正，则输入端电压会增大，由于共源放大器的作用，A点电压会降低；相反的，如果输入电流为负，则输入端电压会降低，A点电压会增大。放大级：N4～N6和P4～P5构成单级差动放大器，P6和N7构成反相器，P7和N8构成反相器；如果电流输入端IIN电压增大，A点电压会降低，则由于差动放大器的作用，B点电压会增大，经过两级反相器后C点电压会增大到接近VDD电位；相反的，如果输入电流为负，则电流输入端IIN电压降低，A点电压会增大，B点电压会降低，经过两级反相器后C点电压会降低到接近GND电位；差动放大器能够增大电路增益，提高比较器的精度。输出级：由PMOS管P8～P10和NMOS管N9～N11构成，输出级整体电路为一个迟滞触发器，可以增强电路的抗干扰能力，对信号进行整形；如果C点电位为高电平，则输出低电平；相反的，如果C点电位为低电平，则输出高电平。采用SMIC0.18umCMOS工艺对本实施例的电流比较器的精度进行设计和仿真，图5所示为所得仿真图，图中包含电流输入端IIN电流波形图及输出端VOUT电压波形图，仿真结果表明，电流比较器的精度约5nA；而图2所示仿真图显示传统结构的电流比较器精度约32nA；该仿真结果说明以上措施提高电流比较器精度的有效性。以上仅是本发明的优选实施方式，应当指出的是，上述优选实施方式不应视为对本发明的限制，对于本技术领域的普通技术人员来说，在不脱离本发明的精神和范围内，还可以做出若干等同替换、改进和润饰，这些等同替换、改进和润饰也应视为本发明的保护范围，这里不再用实施例赘述，本发明的保护范围应当以权利要求所限定的范围为准。另外，本专利申请文件中涉及到的所有“电联接”和“连接”等关系，均并非单指构件直接相接，而是指可根据具体实施情况，通过添加或减少联接辅件，来组成更优的联接结构，本发明中明确用“电联接”的地方只是为了强调此含义，但并不排除用“连接”等的地方也具备这样的含义。

权利要求：1.一种电流比较器，其特征在于：包括顺次电联接的输入级、放大级和输出级，以及电流输入端IIN、电源端VDD、地端GND、输出端VOUT和偏置电压端VB；输入级，包括MOS管分压偏置电路和带有反馈的单级共源放大器，MOS管分压偏置电路用于将电流输入端IIN输入的电流信号转换成电压信号，然后通过带有反馈的单级共源放大器提供一定电压增益后输出；放大级，包括单级差动放大器和两个串联的反相器，单级差动放大器用于将电流输入端IIN处的电压信号和输入级输出的电压信号的差值放大，然后通过两个串联的反相器进一步放大后输出；输出级，包括施密特触发器，用于对放大级输出的电压信号整形，增强电路抗干扰能力。2.根据权利要求1所述的电流比较器，其特征在于：电流输入端IIN连接到MOS管分压偏置电路中MOS管的源极。3.根据权利要求1所述的电流比较器，其特征在于：所述的输入级包括NMOS管N1～N3和PMOS管P1～P3；其中，NMOS管N1、NMOS管N2、PMOS管P1、PMOS管P2构成带有反馈的单级共源放大器，PMOS管P3、NMOS管N3构成MOS管分压偏置电路；NMOS管N1的漏极和PMOS管P2、PMOS管P3的源极电联接，并同时电联接电源端VDD；NMOS管N1的源极、PMOS管P1的源极、NMOS管N2的栅极同时电联接到电流输入端IIN；NMOS管N1的栅极、PMOS管P1的栅极、NMOS管N2的漏极和PMOS管P2的漏极电联接，此连接点作为输入级的输出；PMOS管P3的栅极、漏极和NMOS管N3的栅极、漏极电联接，并同时电联接PMOS管P2的栅极；PMOS管P1的漏极、NMOS管N2～N3的源极电联接，并同时电联接地端GND。4.根据权利要求1所述的电流比较器，其特征在于：所述的放大级包括NMOS管N4～N8，PMOS管P4～P7；其中NMOS管N4～N6和PMOS管P4～P5构成单级差动放大器，NMOS管N7和PMOS管P6构成反相器，NMOS管N8和PMOS管P7构成反相器；PMOS管P4～P7的源极均电联接电源端VDD；PMOS管P4的栅极、漏极和NMOS管N4的漏极电联接，并同时电联接到PMOS管P5的栅极；NMOS管N4的栅极和电流输入端IIN电联接、NMOS管N5的栅极和输入级的输出电联接；NMOS管N4的源极、NMOS管N5的源极和NMOS管N6的漏极电联接；PMOS管P5的漏极、NMOS管N5的漏极、PMOS管P6的栅极和NMOS管N7的栅极电联接；NMOS管N6的栅极与偏置电压端VB电联接；NMOS管N6～N8的源极均电联接地端GND；PMOS管P6的漏极、NMOS管N7的漏极、PMOS管P7的栅极和NMOS管N8的栅极电联接；PMOS管P7的漏极和NMOS管N8的漏极电联接，此连接点作为放大级的输出。5.根据权利要求1所述的电流比较器，其特征在于：所述的输出级包括NMOS管N9～N11，PMOS管P8～P10；PMOS管P8、PMOS管P9、NMOS管N9、NMOS管N10的栅极电联接，并同时电联接到放大级的输出；PMOS管P8的源极和NMOS管N11的漏极电联接，并同时电联接电源端VDD；PMOS管P8的漏极、PMOS管P9的源极和PMOS管P10的源极电联接；PMOS管P9的漏极、NMOS管N9的漏极、NMOS管N11的栅极和PMOS管P10的栅极电联接，并同时电联接输出端VOUT；NMOS管N9的源极、NMOS管N10的漏极、NMOS管N11的源极电联接；NMOS管N10的源极和PMOS管P10的漏极电联接，并同时电联接到地端GND。6.根据权利要求1至5任意一项所述的电路比较器，其特征在于：PMOS管P1～P10的衬底均电联接电源端VDD，NMOS管的N1～N11的衬底均电联接地端GND。7.根据权利要求1至5任意一项所述的电流比较器，其特征在于：PMOS管P3与NMOS管N3的标准电压较其余的PMOS管和NMOS管高。

百度查询： 广州金升阳科技有限公司 一种电流比较器

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD