申请/专利权人：北京大学

申请日：2023-03-01

公开（公告）日：2024-04-16

公开（公告）号：CN116170161B

主分类号：H04L9/32

分类号：H04L9/32

优先权：

专利状态码：有效-授权

法律状态：2024.04.16#授权;2023.06.13#实质审查的生效;2023.05.26#公开

摘要：本发明提供了一种基于铁电晶体管阵列的物理不可克隆函数电路及其应用，属于新型存储与计算技术领域。本发明的核心在于，晶体管阵列为由一个选择晶体管和一个铁电晶体管组成的基本单元通过电路互相连接构成多行多列阵列结构，其中上下紧邻的两个基本单元存储的数据始终互补，利用铁电晶体管极化翻转的随机涨落特性作为熵源，实现物理不可克隆函数PUF具有挑战‑响应对的可重构能力。本发明有效提高了物理不可克隆函数的挑战‑响应对数量和抗建模攻击能力，实现了低功耗低电路开销、可重构能力好的高稳定性强PUF，尤其适用于低功耗、轻量级边缘端嵌入式设备的信息和数据安全。

主权项：1.一种基于铁电晶体管阵列的物理不可克隆函数PUF电路，该PUF电路包括：晶体管阵列，以及外围的译码电路、驱动电路、读取电路、多路选择器及差分放大器，其特征在于，所述晶体管阵列为一个选择晶体管MOSFET和一个铁电晶体管FeFET组成的基本单元通过电路连接构成多行多列阵列结构，该阵列结构中每一行基本单元的字线WL连接至译码电路，读线RL连接至读取电路；每一列基本单元的位线BL连接至驱动电路，感线SL连接至多路选择器及差分放大器；所述基本单元中的MOSFET的漏极与位线BL连接、栅极与字线WL连接、源极与所述FeFET的栅极连接；而所述基本单元中的FeFET的漏极与读线RL连接，源极与感线SL连接，上下相邻的两个基本单元构成一个工作单元，在工作单元中，两个基本单元的FeFET的铁电极化方向相反；同时两个基本单元的选择晶体管的开关状态相反，所述译码电路将输入信号进行增扩，增扩后的译码分别作为晶体管阵列对应的字线WL信号和多路选择器MUX地址，所述驱动电路用于提供PUF电路所需的编程电压、读取电压和供电电压；所述读取电路用于晶体管阵列电流的读出和比对；所述多路选择器及差分放大器用于晶体管阵列电流的比对选择和响应信号Respond的产生，所述晶体管阵列中每一列的感线SL全部与一个K选2多路选择器相连，其中K为所述晶体管阵列的列数；所述多路选择器的输出电流与差分放大器的输入连接，差分放大器比对被多路选择器选出的两列电流的大小。

全文数据：

权利要求：

百度查询： 北京大学 基于铁电晶体管阵列的物理不可克隆函数电路及其应用

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD