申请/专利权人:长鑫存储技术有限公司
申请日:2022-10-11
公开(公告)日:2024-04-19
公开(公告)号:CN117912515A
主分类号:G11C11/4063
分类号:G11C11/4063;G11C11/4074;G11C11/408
优先权:
专利状态码:在审-实质审查的生效
法律状态:2024.05.07#实质审查的生效;2024.04.19#公开
摘要:本公开实施例公开了一种行地址译码电路和存储器,行地址译码电路包括N个存储地址控制电路,N大于等于1。每个存储地址控制电路包括:控制信号生成模块。控制信号生成模块用于接收至少一个地址预译码信号,根据地址预译码信号,生成地址控制信号;控制信号生成模块包括低阈值电压晶体管。本公开实施例能够缩短行译码的时间,提高效率。
主权项:1.一种行地址译码电路,其特征在于,所述行地址译码电路包括N个存储地址控制电路,N大于等于1;每个存储地址控制电路包括:控制信号生成模块,用于接收至少一个地址预译码信号,根据所述地址预译码信号,生成地址控制信号;所述控制信号生成模块包括低阈值电压晶体管。
全文数据:
权利要求:
百度查询: 长鑫存储技术有限公司 一种行地址译码电路和存储器
免责声明
1、本报告根据公开、合法渠道获得相关数据和信息,力求客观、公正,但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解,仅供参考使用,不能作为本公司承担任何法律责任的依据或者凭证。