申请/专利权人：湘潭大学

申请日：2023-05-31

公开（公告）日：2024-04-26

公开（公告）号：CN117936535A

主分类号：H01L27/02

分类号：H01L27/02;H01L23/60;H01L21/8222

优先权：

专利状态码：在审-实质审查的生效

法律状态：2024.05.14#实质审查的生效;2024.04.26#公开

摘要：本发明公开一种低反向导通电阻高鲁棒性可控硅静电防护器件及制作方法，包括P型衬底、N型深阱、P型阱、N型阱等；在第三N+注入区的下方设有第三N阱，且第二P型浅阱中的第二P+注入通过金属线与阳极相连，第二N+注入与第五N+注入与阳极相连，该设计能够对提高器件的静电防护性能起重要作用；第一N+注入区、第二P+注入区、第二N+注入区、第三P+注入区、第五N+注入区连接在一起作为器件的阳极，第一P+注入区、第四N+注入区、第四P+注入区、第五P+注入区连接在一起作为器件的阴极，如此，该器件在明显降低反向导通电阻的情况下提高维持电压和失效电流，有效地保护芯片的核心电路，远离闩锁的风险。该器件能够应用于0～5V工作电压的IO端口的ESD防护。

主权项：1.一种低反向导通电阻高鲁棒性可控硅静电防护器件，其特征在于，包括：P型衬底；所述P型衬底中从左至右依次设有第一P型浅阱、N型深阱、第四N阱右部分、第五P型浅阱；所述N型深阱上方从左至右依次设有第一N阱、第二P型浅阱、第二N阱、第三P型浅阱、第三N阱、第四P型浅阱、第四N阱、其中第一N阱与第四N阱均跨接P型衬底与N型深阱之间；所述第一P型浅阱中设有第一P+注入、所述第一N阱中设有第一N+注入；所述第二P型浅阱中设有第二P+注入；所述第二N阱中设有第二N+注入、第三P+注入；所述第三N+注入跨接在所述第二N阱、第三P型浅阱、第三N阱、第四P型浅阱表面；所述第四P型浅阱中设有第四N+注入、第四P+注入；所述第四N阱中设有第五N+注入；所述第五P型浅阱中设有第五P+注入；所述第一栅极位在所述第四P型浅阱上方；所述第一栅极、所述第一P型浅阱上的第一P+注入、所述第四P型浅阱中的两个电极、所述第五P型浅阱中的第五P+注入五个电极均连接在一起并作为器件的阴极；所述第一N阱上的第一N+注入、所述第二P型浅阱上的第二P+注入、所述第二N阱上的两个电极、所述第四N阱上的第五N+注入五个电极均连接在一起作为器件的阳极。

全文数据：

权利要求：

百度查询： 湘潭大学 低反向导通电阻高鲁棒性可控硅静电防护器件及制作方法

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD