申请/专利权人：上海科技大学

申请日：2023-12-15

公开（公告）日：2024-04-30

公开（公告）号：CN117953935A

主分类号：G11C11/406

分类号：G11C11/406;G11C11/408;G11C11/4096;G11C11/4094;G11C11/4074

优先权：

专利状态码：在审-实质审查的生效

法律状态：2024.05.17#实质审查的生效;2024.04.30#公开

摘要：本发明公开了一种面向高能效存内计算的低温准静态嵌入式DRAM，其特征在于，低温准静态嵌入式DRAM阵列由4TTGGC存储单元组成，每个4TTGGC存储单元由一个PMOS晶体管P1以及三个NMOS晶体管N1、N2、N3。本发明提出了一种低温四晶体管传输门增益单元拓扑结构，通过充分利用其在降低泄漏和线传输延迟方面的优势，在低温下实现准静态存储操作。此外，本发明采用低温写入位线WBL偏置技术和专用的读出电路来优化读写操作的功耗。

主权项：1.一种面向高能效存内计算的低温准静态嵌入式DRAM，其特征在于，低温准静态嵌入式DRAM阵列由4TTGGC存储单元组成，每个4TTGGC存储单元由一个PMOS晶体管P1以及三个NMOS晶体管N1、N2、N3组成，其中：平行配置的一个PMOS晶体管P1以及一个NMOS晶体管N1构成了基于传输门的写入端口拓扑结构，PMOS晶体管由写入字线栏WWLB控制，NMOS晶体管由写入字线WWL控制；剩余两个NMOS晶体管N2、N3构成了2T-NMOS读取端口。

全文数据：

权利要求：

百度查询： 上海科技大学 面向高能效存内计算的低温准静态嵌入式DRAM

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD