申请/专利权人：苏州大学

申请日：2021-05-06

公开（公告）日：2024-04-30

公开（公告）号：CN113054620B

主分类号：H02H3/24

分类号：H02H3/24;H02H7/20

优先权：

专利状态码：有效-授权

法律状态：2024.04.30#授权;2021.07.16#实质审查的生效;2021.06.29#公开

摘要：本申请提供一种低功耗芯片的欠压保护电路，包括：第一共源共栅电流镜、第二共源共栅电流镜、自偏置的共源共栅电流镜、PMOS管PM3、PMOS管PM4、PMOS管PM5、NMOS管NM5、反相器INV1和反相器INV2，PMOS管PM3的源极与电源VDD连接、漏极与PM4的源极和PM5的漏极连接，PMOS管PM3和PM4的栅极均与一个温度无关的基准电压Vref连接，PMOS管PM5的栅极与反相器INV2的输出端连接，第二共源共栅电流镜与NMOS管NM5的漏极连接并且与反相器INV1连接，反相器INV1与反相器INV2串联，反相器INV2的输出信号Uvlo输出到后端的控制逻辑电路中控制芯片的不工作或正常工作，同时输出到PMOS管PM5的栅极使得PMOS管PM5截止或者导通，从而使得PMOS管PM3接入电路或者短路，实现上电与掉电时的两个不同的判断点VH与VL，实现迟滞。

主权项：1.一种低功耗芯片的欠压保护电路，其特征在于，包括：第一共源共栅电流镜、第二共源共栅电流镜、自偏置的共源共栅电流镜、PMOS管PM3、PMOS管PM4、PMOS管PM5、NMOS管NM5、反相器INV1和反相器INV2，所述自偏置的共源共栅电流镜由NMOS管NM1和NMOS管NM2组成的第一支路和由NMOS管NM3和NMOS管NM4串联组成的第二支路组成，所述第一共源共栅电流镜与所述第一支路连接、并且两者流过的电流均为I，所述第二支路流过的电流为MI，所述PMOS管PM3的源极与电源VDD连接、漏极与PMOS管PM4的源极和PMOS管PM5的漏极连接，PMOS管PM3和PMOS管PM4的栅极均与一个温度无关的基准电压Vref连接，PMOS管PM4的漏极与NMOS管NM3的漏极连接，NMOS管NM3的漏极还与NMOS管NM5的栅极连接，PMOS管PM5的源极与电源VDD连接、栅极与反相器INV2的输出端连接，第二共源共栅电流镜与NMOS管NM5的漏极连接并且与反相器INV1的输入端连接，反相器INV1与反相器INV2串联，反相器INV2的输出信号Uvlo输出到后端的控制逻辑电路中控制芯片的不工作或正常工作，同时输出到PMOS管PM5的栅极使得PMOS管PM5截止或者导通，从而使得PMOS管PM3接入电路或者短路，实现上电与掉电时的两个不同的判断点VH与VL，实现迟滞；PMOS管PM1与PMOS管PM2组成第一共源共栅电流镜，PMOS管PM6与PMOS管PM7组成第二共源共栅电流镜，用于提高电流镜的复制精度，第一共源共栅电流镜和第二共源共栅电流镜的栅极分别接在了VG1、VG2的电压偏置上，VG1、VG2提供偏置电压；PMOS管PM1的栅极接在了VG1的电压偏置上、源极与电源VDD连接、漏极与PMOS管PM2的源极连接，PMOS管PM2的栅极接在了VG2的电压偏置上、漏极与NMOS管NM1的漏极连接，PMOS管PM6的栅极接在了VG1的电压偏置上、源极与电源VDD连接、漏极与PMOS管PM7的源极连接，PMOS管PM7的栅极接在了VG2的电压偏置上、漏极与NMOS管NM5的漏极连接并且与反相器INV1的输入端连接；自偏置的共源共栅电流镜的NMOS管NM1的源极与NMOS管NM2的漏极连接，NMOS管NM1的栅极与NMOS管NM3的栅极连接，NMOS管NM1的栅极与漏极连接，NMOS管NM2的栅极与漏极连接，NMOS管NM2的源极接地，NMOS管NM2的栅极与NMOS管NM4的栅极连接，NMOS管NM3的源极与NMOS管NM4的漏极连接，NMOS管NM4的源极接地。

全文数据：

权利要求：

百度查询： 苏州大学 一种低功耗芯片的欠压保护电路

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD