申请/专利权人:三星电子株式会社
申请日:2023-10-31
公开(公告)日:2024-05-07
公开(公告)号:CN117992271A
主分类号:G06F11/10
分类号:G06F11/10
优先权:["20221102 KR 10-2022-0144728"]
专利状态码:在审-公开
法律状态:2024.05.07#公开
摘要:存储器控制器包括:纠错码ECC电路,被配置为接收数据突发并生成第一ECC数据或第二ECC数据;以及处理器,被配置为控制ECC电路的操作。ECC电路包括:ECC选择电路,被配置为基于从存储器控制器的外部接收的ECC选择信号来选择并输出第一ECC转换数据和第二ECC转换数据中的一个;以及ECC转换电路,被配置为:通过基于第一ECC转换数据对数据突发进行编码来生成第一ECC数据,或者通过基于第二ECC转换数据对数据突发进行编码来生成第二ECC数据。第二ECC转换数据被设置为能够校正在数据突发包括的多条部分数据的每条包括的比特中的一个或多个预设受保护比特中发生的错误。
主权项:1.一种存储器控制器,包括:纠错码ECC电路,被配置为接收数据突发并生成第一ECC数据或第二ECC数据;以及处理器,被配置为控制所述ECC电路的操作,其中,所述ECC电路包括:ECC选择电路,被配置为基于从所述存储器控制器的外部接收的ECC选择信号来选择并输出第一ECC转换数据和第二ECC转换数据中的一个;以及ECC转换电路,被配置为:通过基于所述第一ECC转换数据对所述数据突发进行编码来生成所述第一ECC数据,或者通过基于所述第二ECC转换数据对所述数据突发进行编码来生成所述第二ECC数据,以及其中,所述第二ECC转换数据被设置为能够校正在数据突发包括的每条部分数据包括的比特中的一个或多个预设受保护比特中发生的错误。
全文数据:
权利要求:
百度查询: 三星电子株式会社 存储器控制器和包括该存储器控制器的存储器系统
免责声明
1、本报告根据公开、合法渠道获得相关数据和信息,力求客观、公正,但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解,仅供参考使用,不能作为本公司承担任何法律责任的依据或者凭证。