申请/专利权人：原子能和辅助替代能源委员会;国立科学研究中心;艾克斯-马赛大学

申请日：2023-11-09

公开（公告）日：2024-05-10

公开（公告）号：CN118019349A

主分类号：H10B63/00

分类号：H10B63/00;H10N70/20;G11C16/04

优先权：["20221109 FR 2211695"]

专利状态码：在审-公开

法律状态：2024.05.10#公开

摘要：本发明的主题是一种NOR类型的数据存储电路，包括：‑三维存储器结构，其在第一半导体衬底上制造并且包括多个存储平面，每个平面形成存储单元的二维阵列。每个存储单元具有选择节点、第一输入输出节点和第二输入输出节点。三维存储器结构具有上表面，该上表面包括分布在所述表面上的多个连接器；每个连接器连接到给定列的第一输入输出节点或第二输入输出节点中的至少一个；‑控制电路，其在第二半导体衬底上制造；‑互连结构，其包括：·放置在控制电路与所述上表面之间的多个键合焊盘；所述多个键合焊盘在平行于上表面的平面中形成周期性重复的单位图案。

主权项：1.一种NOR类型的数据存储电路1，包括：-三维存储器结构10，其在第一半导体衬底SUB1上制造并且包括多个存储平面Pi，其中，所述多个存储平面Pi的排序i的范围从1到N，并且N是大于1的自然数，每个平面形成非易失性的电阻式可编程存储单元的二维阵列，每个存储单元具有选择节点WL、第一输入输出节点SL和第二输入输出节点BL；所述阵列包括M行Lj和K列Ck，其中，所述M行Lj的排序j的范围从1到M，所述K列Ck的排序k的范围从1到K，并且M和K为两个非零自然数；对于每个存储平面Pi：属于给定列Ck的存储单元的所述第一输入输出节点SL是互连的；以及属于给定列Ck的存储单元的所述第二输入输出节点BL是互连的；所述三维存储器结构10具有上表面Sur1，所述上表面Sur1包括分布在所述表面上的多个连接器BLk、SLk、BLkb；每个连接器BLk、SLk、BLkb连接到给定列Ck的所述第一输入输出节点SL或所述第二输入输出节点BL中的至少一个；-控制电路20，其被配置为向每个存储单元的节点施加控制电压VBL、VSL、VWL；并且所述控制电路20在第二半导体衬底SUB2上制造；所述控制电路20叠加在所述上表面Sur1上；以及-互连结构30，其包括：·放置在所述控制电路20与所述上表面Sur1之间的多个键合焊盘31、32、33；每个键合焊盘31、32、33将所述控制电路20连接到专用连接器BLk、SLk、BLkb；每个键合焊盘31、32、33连接到属于独立的存储平面Pi的存储单元的基本组，所述多个键合焊盘在平行于所述上表面Sur1的平面XZ中形成周期性重复的单位图案50。

全文数据：

权利要求：

百度查询： 原子能和辅助替代能源委员会;国立科学研究中心;艾克斯-马赛大学 三维NOR存储器结构

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD