申请/专利权人：上海集成电路研发中心有限公司;成都微光集电科技有限公司

申请日：2020-12-30

公开（公告）日：2024-05-10

公开（公告）号：CN112750491B

主分类号：G11C17/16

分类号：G11C17/16;G11C17/18

优先权：

专利状态码：有效-授权

法律状态：2024.05.10#授权;2021.05.21#实质审查的生效;2021.05.04#公开

摘要：本发明提供了一种EFUSE阵列结构及其编程方法和读方法。EFUSE阵列结构包括列译码电路和行译码电路、以及多个按阵列方式排列的存储单元；每一列上的各EFUSE共用一条编程电源线；每一行上的各编程晶体管共用一条编程字线；每一行上的各读晶体管共用一条读字线；每一列上的各读晶体管共用一条位线；列译码电路将选中的编程电源线设置为高电平，将未选中的编程电源线设置为低电平；行译码电路将选中的编程字线设置为高电平，将未选中的编程字线设置为低电平，将选中的读字线设置为高电平，将未选中的读字线设置为低电平。本方案可以降低读模式下的非读取存储单元的漏电，获得更低的读功耗以及更快的读取速度，节省整个芯片的功耗浪费。

主权项：1.一种EFUSE阵列结构，其特征在于，所述EFUSE阵列结构包括列译码电路和行译码电路、以及多个按阵列方式排列的存储单元；每个所述存储单元包括EFUSE、编程晶体管和读晶体管；所述EFUSE的一端与编程电源线连接，另一端分别与所述编程晶体管的源极和漏极中的一极，以及所述读晶体管的源极和漏极中的一极连接；所述编程晶体管的栅极与编程字线连接；所述读晶体管的栅极与读字线连接，所述读晶体管的源极和漏极中的另一极与位线连接；所述编程电源线与所述列译码电路的一个输出端连接；所述编程字线和所述读字线均分别与所述行译码电路的一个输出端连接；所述位线与灵敏放大器的一个输入端连接，所述灵敏放大器的另一输入端与参考电路连接；每一列上的各所述EFUSE共用一条编程电源线；每一行上的各所述编程晶体管共用一条编程字线；每一行上的各所述读晶体管共用一条读字线；每一列上的各所述读晶体管共用一条位线；所述列译码电路根据预设的列地址、预设的编程信号和预设的读信号，将选中的编程电源线设置为高电平，将未选中的编程电源线设置为低电平；所述行译码电路根据预设的行地址、所述编程信号和所述预设的读信号，将选中的编程字线设置为高电平，将未选中的编程字线设置为低电平，将选中的读字线设置为高电平，将未选中的读字线设置为低电平。

全文数据：

权利要求：

百度查询： 上海集成电路研发中心有限公司;成都微光集电科技有限公司 一种EFUSE阵列结构及其编程方法和读方法

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD