申请/专利权人：京东方科技集团股份有限公司

申请日：2017-08-24

公开（公告）日：2020-01-10

公开（公告）号：CN107527940B

主分类号：H01L27/32(20060101)

分类号：H01L27/32(20060101);H01L29/786(20060101);H01L21/77(20170101)

优先权：

专利状态码：有效-授权

法律状态：2020.01.10#授权;2018.01.26#实质审查的生效;2017.12.29#公开

摘要：本发明提供了一种背板及其制造方法，属于显示技术领域。其中背板包括衬底基板，以及依次设置在衬底基板上的开关晶体管、驱动晶体管和发光二极管OLED，驱动晶体管分别与OLED和开关晶体管相连接，且OLED能够向衬底基板发射光线，驱动晶体管包括：依次设置在衬底基板上的遮光层、缓冲层和有源层，有源层上设置有栅绝缘层、栅极、源极、漏极和层间电介质层，缓冲层具有第一凸起，且第一凸起在衬底基板上的正投影区域位于栅极在衬底基板上的正投影区域内。本发明解决了背板中驱动晶体管的特性会发生较大的改变的技术问题，防止了驱动晶体管的特性发生改变，保证了OLED显示面板的显示效果。本发明用于背板的制造。

主权项：1.一种背板，其特征在于，所述背板包括：衬底基板，以及依次设置在所述衬底基板上的开关晶体管、驱动晶体管和发光二极管OLED，所述驱动晶体管分别与所述OLED和所述开关晶体管相连接，且所述OLED能够向所述衬底基板发射光线，所述驱动晶体管包括：依次设置在所述衬底基板上的遮光层、缓冲层和有源层，所述有源层上设置有栅绝缘层、栅极、源极、漏极和层间电介质层；所述缓冲层具有第一凸起，且所述第一凸起在所述衬底基板上的正投影区域位于所述栅极在所述衬底基板上的正投影区域内，在所述第一凸起的作用下，所述栅极的两侧和所述有源层的两侧均向靠近所述衬底基板的方向弯曲；所述遮光层上设置有所述缓冲层，所述缓冲层和所述遮光层上设置有所述有源层；所述有源层包括：半导体区域以及分别位于所述半导体区域两侧的第一导体区域和第二导体区域，所述第一导体区域和所述第二导体区域均为由半导体经过导体化处理得到的，所述遮光层的电阻小于所述第一导体区域的电阻；所述第一导体区域与所述源极相连接，所述第二导体区域与所述漏极相连接，所述半导体区域、所述第一导体区域以及所述源极均与所述遮光层相连接。

全文数据：背板及其制造方法技术领域[0001]本发明涉及显示技术领域，特别涉及一种背板及其制造方法。背景技术[0002]目前，有机发光二极管（英文:OrganicLight-EmittingDiode;简称:0LED显示面板中，大多使用具有顶栅结构的驱动晶体管的背板，晶体管也可以称为薄膜晶体管（英文：ThinFilmTransistor;简称：TFT。[0003]如图1所示，相关技术中具有顶栅结构的驱动晶体管的背板包括:衬底基板101，衬底基板上依次设置有开关晶体管（图1中未示出）、驱动晶体管102和0LED图1中未示出），且驱动晶体管1〇2分别与开关晶体管和0LED相连接，0LED能够向衬底基板发射光线。示例的，驱动晶体管包括:设置在衬底基板101上的遮光层1021、缓冲层1022和有源层1023,有源层1023上设置有栅绝缘层1024和栅极1〇25,栅绝缘层1024和栅极1025的两侧分别设置有源极1026和漏极1027,栅绝缘层1024、栅极1025、源极1026、漏极1027以及有源层1023上设置有层间电介质1028英文：Interlayerdielectric;简称：ILD层。其中，ILD层1028和栅绝缘层1024的材质均为透明材质，栅极1025的材质为非透明材质。栅极1025通常为平面电极，且栅极1025在有源层1023上的正投影面积较小，使得栅极1025只能遮挡有源层的部分区域，0LED在向衬底基板101发射光线L时，部分光线L能够从栅极1025的两侧穿过ILD层1028射入有源层1023。[0004]由于相关技术中0LED发出的光线L能够照射到有源层，且有源层在受到光照时，有源层所在的驱动晶体管的阈值电压会发生漂移，因此，相关技术中背板中驱动晶体管的特性会发生较大的改变，0LED显示面板的显示效果会受到影响。发明内容[0005]为了解决相关技术中有源层受到光照时，背板中驱动晶体管的特性会发生较大的改变，0LED显示面板的显示效果会受到影响的问题，本发明实施例提供了一种背板及其制造方法。所述技术方案如下：[0006]第一方面，提供一种背板，所述背板包括:衬底基板，以及依次设置在所述衬底基板上的开关晶体管、驱动晶体管和发光二极管0LED，所述驱动晶体管分别与所述0LED和所述开关晶体管相连接，且所述0LED能够向所述衬底基板发射光线；[0007]所述驱动晶体管包括:依次设置在所述衬底基板上的遮光层、缓冲层和有源层，所述有源层上设置有栅绝缘层、栅极、源极、漏极和层间电介质层；[0008]所述缓冲层具有第一凸起，且所述第一凸起在所述衬底基板上的正投影区域位于所述栅极在所述衬底基板上的正投影区域内。[0009]可选的，所述遮光层上设置有所述缓冲层，所述缓冲层和所述遮光层上设置有所述有源层；[0010]所述有源层包括:半导体区域以及分别位于所述半导体区域两侧的第一导体区域和第二导体区域，所述第一导体区域和所述第二导体区域均为由半导体经过导体化处理得到的，所述遮光层的电阻小于所述第一导体区域的电阻；[0011]所述第一导体区域与所述源极相连接，所述第二导体区域与所述漏极相连接，所述半导体区域、所述第一导体区域以及所述源极均与所述遮光层相连接。[0012]可选的，所述栅极在所述衬底基板上的正投影区域，与所述遮光层在所述衬底基板上的正投影区域存在重叠。[0013]可选的，所述层间电介质层上设置有第一过孔和第二过孔，[0014]所述源极通过所述第一过孔，同时与所述遮光层和所述第一导体区域相连接，且所述第一过孔的底面由所述遮光层和所述第一导体区域围成；[0015]所述漏极通过所述第二过孔，与所述第二导体区域相连接。[0016]可选的，所述遮光层包括:第一厚度区域、第二厚度区域和第三厚度区域，[0017]所述第一厚度区域、所述第二厚度区域以及所述第三厚度区域按照厚度从高到低依次排列，且所述第一厚度区域远离所述衬底基板的表面与所述衬底基板的距离，等于所述第一凸起远离所述衬底基板的表面与所述衬底基板的距离，所述源极与所述第一厚度区域相连接；[0018]所述缓冲层还具有第二凸起，所述第二凸起远离所述衬底基板的表面与所述衬底基板的距离，等于所述第一凸起远离所述衬底基板的表面与所述衬底基板的距离，所述漏极与所述第二导体区域中设置在所述第二凸起上的部分相连接。[0019]第二方面，提供了一种背板的制造方法，所述方法包括：[0020]在所述衬底基板上形成开关晶体管；[0021]在衬底基板上形成驱动晶体管，所述驱动晶体管包括:依次设置在所述衬底基板上的遮光层、缓冲层和有源层，所述有源层上设置有栅绝缘层、栅极、源极、漏极和层间电介质层;所述缓冲层具有第一凸起，且所述第一凸起在所述衬底基板上的正投影区域位于所述栅极在所述衬底基板上的正投影区域内；[0022]在所述驱动晶体管上形成0LED，所述驱动晶体管分别与所述0LED和所述开关晶体管相连接，且所述0LED能够向所述衬底基板发射光线。[0023]可选的，所述在衬底基板上形成驱动晶体管，包括：[0024]在所述衬底基板上分别形成所述遮光层和所述缓冲层，所述缓冲层设置在所述遮光层上；[0025]在所述缓冲层和所述遮光层上分别形成所述有源层、所述栅绝缘层和所述栅极，其中，所述有源层设置在所述缓冲层和所述遮光层上，所述有源层包括:半导体区域以及分别位于所述半导体区域两侧的第一导体区域和第二导体区域，且所述半导体区域和所述第一导体区域均与所述遮光层相连接，所述第一导体区域和所述第二导体区域均为由半导体经过导体化处理得到的，所述遮光层的电阻小于所述第一导体区域的电阻；[0026]在形成有所述栅极的衬底基板上形成所述层间电介质层；[0027]在所述层间电介质层上形成所述源极和所述漏极，所述源极分别与所述第一导体区域以及所述遮光层相连接，所述漏极与所述第二导体区域相连接。[0028]可选的，所述在所述缓冲层和所述遮光层上分别形成所述有源层、所述栅绝缘层和所述栅极，包括：[0029]在所述缓冲层和所述遮光层上形成半导体图案；[0030]在形成有所述半导体图案的衬底基板上依次形成栅绝缘材质层和栅材质层；[0031]在所述栅材质层上形成第一光刻胶图案；[0032]通过所述第一光刻胶图案分别对所述栅材质层和所述栅绝缘材质层进行刻蚀，得到所述栅极和所述栅绝缘层，其中，所述栅极在所述衬底基板上的正投影区域，与所述遮光层在所述衬底基板上的正投影区域存在重叠；[0033]对所述半导体图案的两端进行导体化处理，得到所述有源层；[0034]剥离所述第一光刻胶图案。[0035]可选的，所述在形成有所述栅极的衬底基板上形成所述层间电介质层，包括：[0036]在形成有所述栅极的衬底基板上形成电介材质层；[0037]在所述电介材质层上形成第一过孔和第二过孔，得到所述层间电介质层，[0038]其中，所述源极通过所述第一过孔，同时与所述遮光层和所述第一导体区域相连接，且所述第一过孔的底面由所述遮光层和所述第一导体区域围成，所述漏极通过所述第二过孔，与所述第二导体区域相连接。[0039]可选的，所述在所述衬底基板上分别形成所述遮光层和所述缓冲层，包括：[0040]在所述衬底基板上形成第一遮光导电材质层；[0041]在形成有所述第一遮光导电材质层的衬底基板上形成第二光刻胶图案；[0042]通过所述第二光刻胶图案，对所述第一遮光导电材质层中未覆盖有所述第二光刻胶图案的第一区域进行氧化处理，得到缓冲材质层和第二遮光导电材质层，所述缓冲材质层包括所述第一区域中被氧化的第一部分，所述第二遮光导电材质层包括所述第一区域中未被氧化的第二部分，以及所述第一遮光导电材质层中覆盖有所述第二光刻胶图案的第二区域，且所述第一部分覆盖在所述第二部分上，所述第二部分与所述第二区域相连接；[0043]剥离所述第二光刻胶图案；[0044]在所述缓冲材质层以及所述第二遮光导电材质层上形成第三光刻胶图案；[0045]通过所述第三光刻胶图案，对所述缓冲材质层进行刻蚀，得到所述缓冲层，其中，所述缓冲层还具有第二凸起，且所述第二凸起远离所述衬底基板的表面与所述衬底基板的距离，等于所述第一凸起远离所述衬底基板的表面与所述衬底基板的距离，所述漏极与所述第二导体区域中设置在所述第二凸起上的部分相连接；[0046]通过所述第三光刻胶图案，对所述第二遮光导电材质层中的所述第二区域进行刻蚀，得到所述遮光层，其中，所述遮光层包括：第一厚度区域、第二厚度区域和第三厚度区域，所述第一厚度区域、所述第二厚度区域以及所述遮光层按照厚度从高到低依次排列，且所述第一厚度区域远离所述衬底基板的表面与所述衬底基板的距离，等于所述第一凸起远离所述衬底基板的表面与所述衬底基板的距离，所述源极与所述第一厚度区域相连接；[0047]剥离所述第三光刻胶图案。[0048]本发明实施例提供的技术方案带来的有益效果是：[0049]在本发明实施例提供的背板中，驱动晶体管中设置有第一凸起，使得在第一凸起的作用下，驱动晶体管的栅极的两侧和有源层的两侧均向靠近衬底基板的方向弯曲，从而使得弯曲状态的栅极两侧能够对有源层进行遮挡，防止了光线从栅极的两侧射入有源层，从而防止了驱动晶体管的特性发生改变，保证了〇Lm显示面板的显示效果。附图说明[0050]为了更清楚地说明本公开的实施例，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。[0051]图1是相关技术提供的一种的背板结构不意图；[0052]图2为本发明实施例提供的一种背板的应用场景示意图；[0053]图3为相关技术提供的一种开关晶体管、驱动晶体管和0LED的连接关系示意图；[0054]图4为本发明实施例提供的一种背板的结构示意图；[0055]图5为本发明实施例提供的另一种背板的结构示意图；[0056]图6是本发明实施例提供的一种交叠电容的示意图；[0057]图7为本发明实施例提供的一种图5所示的背板中膜层与衬底基板的距离示意图；[0058]图8为本发明实施例提供的一种背板的制造方法的方法流程图；[0059]图9为本发明实施例提供的另一种背板的制造方法的方法流程图；[0060]图10为本发明实施例提供的一种形成驱动晶体管的方法流程图；[0061]图11为本发明实施例提供的一种形成形成遮光层和缓冲层的方法流程图；[0062]图12为本发明实施例提供的一种背板的部分结构示意图；[0063]图13为本发明实施例提供的另一种背板的部分结构示意图；[0064]图14为本发明实施例提供的又一种背板的部分结构示意图；[0065]图15为本发明实施例提供的再一种背板的部分结构示意图；[0066]图I6为本发明实施例提供的再一种背板的部分结构示意图；[0067]图I7为本发明实施例提供的再一种背板的部分结构示意图；[0068]图18为本发明实施例提供的再一种背板的部分结构示意图；[0069]图19为本发明实施例提供的再一种背板的部分结构示意图；[0070]图20为本发明实施例提供的再一种背板的部分结构示意图；[0071]图21为本发明实施例提供的一种形成有源层、栅绝缘层和栅极的方法流程图；[0072]图22为本发明实施例提供的再一种背板的部分结构示意图；[0073]图23为本发明实施例提供的再一种背板的部分结构示意图；[0074]图24为本发明实施例提供的再一种背板的部分结构示意图；[0075]图25为本发明实施例提供的再一种背板的部分结构示意图；[0076]图26为本发明实施例提供的再一种背板的部分结构示意图；[0077]图27为本发明实施例提供的再一种背板的部分结构示意图|[0078]图28为本发明实施例提供的再一种背板的部分结构示意图1[0079]图29为本发明实施例提供的再一种背板的部分结构示意图|[0080]图30为本发明实施例提供的再一种背板的部分结构示意图:[0081]此处的附图被并入说明书中并构成本说明书的〜部分，示出了符合本公开的实施例，并与说明书一起用于解释本公开的原理。具体实施方式[0082]为了使本公开的目的、技术方案和优点更加清楚，下面将结合附图对本公开作进一步地详细描述，显然，所描述的实施例仅仅是本公开一部份实施例，而不是全部的实施例。基于本公开中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本公开保护的范围。[0083]图2为本发明实施例提供的一种背板的应用场景示意图，如图2所示，该背板20与盖板21相对设置，背板20包括衬底基板、开关晶体管、驱动晶体管和OLED图2中未示出衬底基板、开关晶体管、驱动晶体管和OLED，驱动晶体管和OLED可以位于衬底基板和盖板21之间。相对设置的背板20与盖板21可以组成OLED显示面板。[0084]图3为相关技术提供的一种开关晶体管、驱动晶体管和0LED的连接关系示意图，如图3所示，开关晶体管XI的源极S22与驱动晶体管X2的栅极1025相连接，驱动晶体管X2的漏极1027与数据电压输入端V相连接，驱动晶体管X2的源极1026与0LED相连接。另外，该驱动晶体管X2的栅极1025和源极1026之间还设置有像素电容C0。开关晶体管XI的栅极S1与开关晶体管的源极S22之间会形成寄生电容CJ1。[0085]当开关晶体管n的源极S22向驱动晶体管X2的栅极1025输入开启电压时，驱动晶体管X2的漏极1027和源极1026导通，此时，数据电压输入端V可以将数据电压通过驱动晶体管X2的漏极1027输入至驱动晶体管X2的源极1026,此时，像素电容C0开始充电。在需要控制OLED进行发光时，像素电容C0向OLED进行放电，使OLED发光。当开关晶体管XI的源极1026向驱动晶体管X2的栅极输1025入关闭电压时，驱动晶体管X2关断，驱动晶体管X2的漏极1027和源极1026无法导通，此时，数据电压输入端V无法将数据电压通过驱动晶体管X2的漏极1027输入至驱动晶体管X2的源极1026。[0086]图4为本发明实施例提供的一种背板的结构示意图，该背板可以为图2中的背板，该背板中开关晶体管、驱动晶体管和0LED的连接关系可以与图3所示的连接关系相似。如图4所示，该背板可以包括：[0087]衬底基板201，以及依次设置在该衬底基板201上的驱动晶体管202、0LED图4中未示出）和开关晶体管（图4中未示出），该驱动晶体管202分别与0LED和开关晶体管相连接，0LED能够向衬底基板201发射光线。[0088]驱动晶体管202可以包括：依次设置在衬底基板201上的遮光层2021、缓冲层2022和有源层2023,该有源层2023上设置有栅绝缘层2024、栅极2025、源极2026、漏极2027和层间电介质层2028。[0089]缓冲层2022具有第一凸起2022A，该第一凸起2022A在衬底基板201上的正投影区域位于栅极2025在衬底基板201上的正投影区域内。[0090]综上所述，在本发明实施例提供的背板中，驱动晶体管中设置第一凸起，使得在第一凸起的作用下，驱动晶体管中的栅极的两侧和有源层的两侧均向靠近衬底基板的方向弯曲，从而使得弯曲状态的栅极两侧能够对有源层进行遮挡，防止了光线从栅极的两侧射入有源层，从而改善驱动晶体管的负偏压温度光照稳定性（英文：NegatiVebiastemperatureilluminationstability;简称:NBTIS，保证了OLED显示面板的显示效果。[0091]进一步的，图5为本发明实施例提供的另一种背板的结构示意图，如图5所示，在图4的基础上，遮光层2021上设置有上述缓冲层2022,缓冲层2022和遮光层2021上设置有上述有源层2023。需要说明的是，缓冲层2022可以是采用氧等离子体处理方式、氧气高温退火方式或阳极氧化方式对遮光导电材质处理得到，遮光层2021的材质可以为遮光导电材质。[0092]如图5所示，该有源层2023包括:半导体区域2023A以及位于半导体区域2023A两侧的第一导体区域2023B和第二导体区域202：3C，且第一导体区域2023B与上述源极2026相连接，第二导体区域2023C与上述漏极2027相连接，半导体区域2023A、第一导体区域2023B以及源极2026均与遮光层2021相连接。其中，第一导体区域2023B和第二导体区域2023C均为由半导体经过导体化处理得到的，遮光层2021的电阻小于第一导体区域2023B的电阻。需要说明的是，在对半导体进行导体化处理时，可以通过离子注入方式或者加氢也即置于氢气环境中）方式进行导体化处理。[0093]相关技术中的驱动晶体管中，如图1所示，漏极1027通过有源层1023与源极1026相连接，且有源层1023包括半导体区域1023A以及位于半导体区域1023A两侧的第一导体区域1023B1和第二导体区域1023B2,且该第一导体区域1023B1和第二导体区域1023B2是由半导体通过导体化处理得到的。当栅极1025被施加有开启电压时，该半导体区域1023A中形成载流子沟道，漏极1027上的载流子能够依次通过第二导体区域1023B2、半导体区域1023A以及第一导体区域1023B1到达源极1026。需要说明的是，由于该第一导体区域1023B1是由半导体经过导体化处理得到的，因此，该第一导体区域1023B1的电阻较大，半导体区域中1023A的载流子较难通过该第一导体区域1023B1。[0094]而本发明实施例中，如图5所示，遮光层2021同时与半导体区域2023A以及源极2026连接。当栅极2025被施加有开启电压，且半导体区域2023A中形成有载流子沟道时，半导体区域2〇23A中的载流子能够通过电阻较小的遮光层2021域直接到达源极2026,而无需通过电阻较大的第一导体区域2023B到达源极2026,因此，减小了驱动晶体管中栅极2025的载流子到达源极2026过程中受到的阻力，从而提高了载流子的移动速度，提升驱动晶体管的性能。[0095]请继续参考图5,栅极2025在衬底基板201上的正投影区域与遮光层2021在衬底基板2〇1上的正投影区域存在重叠，在这种情况下，栅极2025与遮光层2021会形成交叠电容。[0096]图6为本发明实施例提供的一种交叠电容的示意图，请结合图5和图6,该交叠电容C2的一端为栅极2〇25,另一端为遮光层2〇21，且该遮光层2021与源极2026相连接;像素电容C1的一端与栅极2〇25相连接，另一端与源极2026相连接;因此，该交叠电容C2与像素电容C1并联。由于交叠电容C2与像素电容C1并联后的并联电容为:交叠电容C2与像素电容C1的电容之和C1+C2，因此，本发明实施例中栅极2026与源极2027之间的电容也即并联电容C1+C2大于图3中的像素电容C1。[0097]如图3所示的相关技术中，开关晶体管的栅极和源极之间会形成寄生电容。当开关晶体管的源极向驱动晶体管的栅极输入开启电压时，数据电压输入至驱动晶体管的源极，像素电容进行充电。当开启电压变为关闭电压时，开关晶体管的栅极和源极之间的寄生电容会发生改变，又由于该寄生电容和像素电容串联均位于开关晶体管的栅极和驱动晶体管的源极之间），因此像素电容会在寄生电容的影响下也发生改变，从而使得像素电容中存储的电荷数量发生改变，从而影响像素电容放电时OLED的发光。[0098]而本发明实施例中，如图6所示，并联电容（也即并联的交叠电容C2与像素电容C1的电容）与像素电容C1的两端均连接驱动晶体管X4的栅极2025和源极2026,且该并联电容大于像素电容C1，因此，本发明实施例中寄生电容Cj在开关晶体管X3的栅极S1和驱动晶体管的源极2026之间的总电容中所占的比例，小于相关技术中寄生电容在开关晶体管X3的栅极S1和驱动晶体管X4的源极2026之间的总电容中所占的比例。当寄生电容CJ发生改变时，本发明实施例中寄生电容CJ对并联电容的影响，小于相关技术寄生电容对像素电容的影响，因此，减少了像素电容C1中存储的电荷数量的改变量，从而减小了对0LED的发光的影响程度。[0099]请继续参考图5,层间电介质层2028上可以设置有第一过孔2〇28A和第二过孔2028B。源极2026可以通过第一过孔2028A，同时与上述遮光层2021和上述第一导体区域2023B相连接，且第一过孔2028A的底面Y由遮光层2021和第一导体区域2023B围成。漏极2027通过第二过孔2028B，与上述第二导体区域2023C相连接。[0100]需要说明的是，在如图1所示的相关技术中，源极通过层间电介质层上的一个过孔有源层相接触，并且源极通过层间电介质层上的另一个过孔，以及缓冲层上的一个过孔与遮光层连接，也即是，相关技术中，源极需要通过三个过孔分别与有源层以及遮光层相连接。而如图5所示，本发明实施例中的源极2026仅通过层间电介质层2028上设置的一个过孔第一过孔2028A同时与有源层2023中的第一导体区域2023B，以及遮光层2〇21中的遮光层2021相连接，因此，本发明实施例中驱动晶体管中过孔的数量小于相关技术中过孔的数量，本发明实施例提供的驱动晶体管的制造步骤较简便。[0101]由于本发明实施例中制造驱动晶体管时需要形成的过孔较少，因此，本发明实施例中制造驱动晶体管过程中刻蚀的次数较少，驱动晶体管的各个膜层在刻蚀过程中受到的破坏较少，提高了制造出的驱动晶体管的优良的概率。又由于本发明实施例中层间电介质层中源极所在的区域形成的过孔一个过孔），少于相关技术中层间电介质层中源极所在的区域形成的过孔两个过孔），因此，本发明实施例中无需为形成较多的过孔而设置较大的驱动晶体管面积，从而减小了驱动晶体管的面积，节省了驱动晶体管的版图空间。[0102]进一步的，图7为本发明实施例提供的一种图5所示的背板中膜层与衬底基板的距离示意图，如图7所示，上述遮光层2021可以包括：第一厚度区域2021B1、第二厚度区域2021B2和第三厚度区域2021B3。[0103]示例的，第一厚度区域2021B1、第二厚度区域2021B2以及第三厚度区域2021B3可以按照厚度从高到低依次排列，且第一厚度区域2021B1远离上述衬底基板201的表面与衬底基板201的距离H1，等于上述第一凸起2022A远离衬底基板201的表面与衬底基板201的距离H2,上述源极2026可以与第一厚度区域2021B1相连接。[0104]缓冲层2022还可以具有第二凸起202邪，该第二凸起2022B远离衬底基板201的表面与衬底基板201的距离H3,等于第一凸起2022A远离衬底基板201的表面与衬底基板201的距离H2,上述漏极2027可以与上述第二导体区域2〇23C中设置在第二凸起2022B上的部分相连接。[0105]可选的，本发明实施例中的有源层的材料可以为非晶铟镓锌氧化物（英文：Amorphousindiumgalliumzincoxide;简称：a-IGZO、氮氧化锋（英文：Zincoxynitride;简称:ZnON、氧化铟锌锡英文：Indiumzinctinoxide;简称：IZT0、非晶硅英文:Amorphoussilicon;简称:a_Si、多晶娃英文:Polysilicon;简称:P_Si、六噻吩或聚噻吩等材料，本发明实施例对此不作限定。[0106]本发明实施例中的缓冲层、层间介质层和栅绝缘层均为驱动晶体管中的介质层，每个介质层的材料均可以为硅氧化物英文:SiliC〇noxide;简称:SiOx、硅氮化物英文：Siliconnitride;简称:SiNx或氮氧化娃英文:Siliconoxynitride;简称:Si〇N等介质材料，或者错氧化物英文:Aluminumoxide;简称:ALOx、给氧化物英文:Hafniumoxide;简称:HfOx、钽氧化物英文:Tantalumoxide;简称:TaOx等高介电常数材料，或者有机绝缘材料。[0107]本发明实施例中的遮光层的材料为遮光导体材料;栅极、源极和漏极的材料可以为常用的金属材料，如银英文:Argentum;简称:Ag、铜英文:copper;简称:Cu、错英文：Aluminium;简称:A1或钼英文:molybdenum;简称:Mo等;栅极、源极和漏极的材料也可以为多层金属材料，如MoCuMo，也即是依次叠加的Mo、Cu和Mo;栅极、源极和漏极的材料还可以为合金材料，如银钦合金（英文:Aluminiumneodymium;简称:Nd或钼银合金（英文：Molybdenumniobiumalloy;简称:MoNb;栅极、源极和漏极的材料还可以为金属氧化物，如稱化铜锡（央文：Indiumtinoxide或招惨杂氧化辞英文:Aluminumdopedzincoxide;简称:AZ0等，本发明实施例对此不作限定。[010S]需要说明的是，本发明实施例提供的背板中的驱动晶体管中，栅极设置在有源层上方，因此，该驱动晶体管为顶栅薄膜晶体管英文:TopGateTFT。驱动晶体管中的遮光层也可以称为ShieldingMetal，简称：SH。[0109]综上所述，在本发明实施例提供的背板中，驱动晶体管中设置第一凸起，使得在第一凸起的作用下，驱动晶体管中栅极的两侧和有源层的两侧均向靠近衬底基板的方向弯曲，从而使得弯曲状态的栅极两侧能够对有源层进行遮挡，防止了光线从栅极的两侧射入有源层，从而改善驱动晶体管的负偏压温度光照稳定性，保证了0LED显示面板的显示效果。[0110]图8为本发明实施例提供的一种背板的制造方法的方法流程图，该背板的制造方法可以用于制造如图4或图5所示的背板，如图8所示，该背板的制造方法可以包括：步骤801、在衬底基板上形成开关晶体管。[0112]步骤802、在衬底基板上形成驱动晶体管，驱动晶体管包括:依次设置在衬底基板上的遮光层、缓冲层和有源层，有源层上设置有栅绝缘层、栅极、源极、漏极和层间电介质层;缓冲层具有第一凸起，且第一凸起在衬底基板上的正投影区域位于栅极在衬底基板上的正投影区域内。[0113]步骤803、在驱动晶体管上形成0LED，驱动晶体管分别与0LED和开关晶体管相连接，且0LED用于向衬底基板发射光线。[0114]综上所述，在本发明实施例提供的背板的制造方法所制造的背板中，驱动晶体管中设置第一凸起，使得在第一凸起的作用下，驱动晶体管中栅极的两侧和有源层的两侧均向靠近衬底基板的方向弯曲，从而使得弯曲状态的栅极两侧能够对有源层进行遮挡，防止了光线从栅极的两侧射入有源层，从而改善驱动晶体管的负偏压温度光照稳定性，保证了0LED显示面板的显示效果。[0115]图9为本发明实施例提供的另一种背板的制造方法的方法流程图，该背板的制造方法可以用于制造如图5所示的背板，如图9所示，该背板的制造方法可以包括：[0116]步骤901、清洗衬底基板。[0117]在制造背板时，需要对衬底基板进行清洗，以清除衬底基板上的杂质，避免衬底基板上的杂质对制造号的背板的性能产生影响。[0118]步骤902、在衬底基板上形成开关晶体管。[0119]步骤903、在衬底基板上形成驱动晶体管。[0120]如图10所示，步骤903可以包括：[0121]步骤9031、在衬底基板上分别形成遮光层和缓冲层。[0122]如图11所示，步骤9031可以包括：[0123]步骤90311、在衬底基板上形成第一遮光导电材质层。[0124]如图12所示，在步骤90311中可以首先在衬底基板201上形成第一遮光导电材质层301。需要说明的是，该第一遮光导电材质层可以为具有遮光功能的导体。示例地，可以采用涂覆、磁控漉射、热蒸发或者等离子体增强化学气相沉积法（英文：PlasmaEnhancedChemicalVaporDeposition;简称:PECVD等方法在衬底基板201上沉积第一遮光导电材质层。[0125]步骤90312、在形成有第一遮光导电材质层的衬底基板上形成第二光刻胶层。[0126]如图13所示，在步骤90312中可以采用涂覆、磁控溅射、热蒸发或者PECVD等方法在图13中形成有第一遮光导电材质层301的衬底基板201上形成第二光刻胶层302。[0127]步骤90313、对第二光刻胶层进行曝光和显影，得到第二光刻胶图案。[0128]请结合图13和图14,在步骤90313中可以对图13中的第二光刻胶层302进行曝光和显影，以得到图14中的第二光刻胶图案303。需要说明的是，第一遮光导电材质层301可以包括:待形成缓冲层的第一区域Q1，以及除该第一区域Q1之外的第二区域Q2,该第二光刻胶图案303可以覆盖在第二区域Q2上。[0129]步骤90314、通过第二光刻胶图案，对第一遮光导电材质层中的第一区域进行氧化处理，得到缓冲材质层和第二遮光导电材质层。[0130]由于在步骤90314之前，第二光刻胶图案覆盖在第二区域Q2上，且第一遮光导电材质层中的第一区域Q1上并未覆盖有第二光刻胶图案，因此，在步骤90314中，可以在第二光刻胶图案的覆盖作用下，对第一区域进行氧化处理。如采用氧等离子体处理的方式、氧气高温退火的方式或阳极氧化的方式对第一区域Q1进行氧化处理。[0131]如图15所示，在对第一区域进行氧化处理后，第一区域中位于外侧的第一部分的材质由导体转换为氧化物，第一区域中位于内侧的第二部分2021A的材质仍然为遮光导电材质，此时，可以得到缓冲材质层304和第二遮光导电材质层305。缓冲材质层304包括第一区域Q1中被氧化的第一部分，第二遮光导电材质层305包括第一区域Q1中未被氧化的第二部分2〇2lA，以及第一遮光导电材质层中的第二区域Q2,且第一部分覆盖在第二部分2021A上，第二部分2021A与第二区域Q2相连接。[0132]步骤90315、剥离第二光刻胶图案。[0133]如图I6所示，在步骤9〇315中可以将图15中的第二光刻胶图案303剥离，从而得到如图16所示的结构。[0134]步骤9〇316、在缓冲材质层以及第一遮光导电材质层上形成第三光刻胶层。[0135]如图17所示，在步骤90316中可以采用涂覆、磁控溅射、热蒸发或者PECVD等方法在图16中缓冲材质层304以及第一遮光导电材质层上形成第三光刻胶层306。[0136]步骤9〇31了、对第三光刻胶层进行曝光和显影，得到第三光刻胶图案。[0137]如图18所示，缓冲材质层304中靠近第一遮光导电材质层305中未氧化的第二区域Q2的区域，为缓冲材质层304上待形成栅极的区域，缓冲材质层304中远离第二区域Q2的区域，为缓冲材质层上待形成漏极的区域。第二区域Q2远离缓冲材质层304的区域为第一遮光导电材质层305中待形成源极的区域。[0138]在步骤90317中，可以对第三光刻胶层进行曝光和显影，得到覆盖在待形成栅极、漏极和源极的区域上的第三光刻胶图案307。[0139]步骤90318、通过第三光刻胶图案，对缓冲材质层进行刻蚀，得到缓冲层。[0140]如图19所示，在步骤90318中，可以在第三光刻胶图案307的覆盖作用下，对缓冲材质层进行刻蚀处理，以减薄缓冲材质层中未覆盖有第三光刻胶图案307的部分，从而得到缓冲层2022。[0141]缓冲层具有第一凸起2022A和第二凸起2022B，且第一凸起2022A在衬底基板201上的正投影区域位于待形成的栅极在衬底基板上的正投影区域内，第二凸起2022B远离衬底基板201的表面与衬底基板201的距离，等于第一凸起2022A远离衬底基板201的表面与衬底基板201的距离，也即第一凸起2022A和第二凸起2022B平齐。[0142]步骤90319、通过第三光刻胶图案，对第一遮光导电材质层中的第二区域进行刻蚀，得到遮光层。[0143]请继续参考图19,在步骤90319中，可以在第三光刻胶图案307的覆盖作用下，对第一遮光导电材质层中未氧化的第二区域进行刻蚀处理，以刻减薄该第二区域中未覆盖有第三光刻胶图案307的部分，从而得到遮光层2021。[0144]其中，遮光层2〇21包括:第一厚度区域2021B1、第二厚度区域2021B2和第三厚度区域2〇2lB3也即图18中的第二部分2〇2lA，第一厚度区域2021B1、第二厚度区域2021B2以及第三厚度区域2021B3按照厚度从高到低依次排列，且第一厚度区域2021B1远离衬底基板201的表面与衬底基板201的距离，等于第一凸起2022A远离衬底基板201的表面与衬底基板201的距离。[0145]步骤903110、剥离第三光刻胶图案。[0146]如图20所示，在步骤903110中可以将图19中的第三光刻胶图案307剥离，从而得到如图20所示的结构。[0147]步骤9〇32、在缓冲层和遮光层上分别形成有源层、栅绝缘层和栅极。[0148]如图21所示，步骤9032可以包括：[0149]步骤90321、在缓冲层和遮光层上形成半导体图案。[0150]请结合图20和图22,在步骤90321中可以在图20中的缓冲层2022和遮光层2021上形成半导体材质层，然后采用一次构图工艺对半导体材质层进行处理，以得到如图22所示的半导体图案308。[0151]步骤90322、在形成有半导体图案的衬底基板上依次形成栅绝缘材质层和栅材质层。[0152]如图23所示，在步骤9〇322中可以在形成有半导体图案308的衬底基板201上依次形成栅绝缘材质层309和栅材质层310。[0153]步骤90323、在棚材质层上形成第一光刻胶层。[0154]如图24所示，在步骤9〇323中可以采用涂覆、磁控戮射、热蒸发或者PECVD等方法在图23中栅材质层310上形成第一光刻胶层311。[0155]步骤90324、对第一光刻胶层进行曝光和显影，得到第一光刻胶图案。[0156]请结合图24和图25,在步骤90324中可以对图24中的第一光刻胶层311进行曝光和显影，以去除第一光刻胶层311中的部分区域，得到图25中的第一光刻胶图案312。示例的，第一光刻胶图案312可以覆盖在栅材质层310中待形成栅极的区域上。[0157]步骤90325、通过第一光刻胶图案分别对栅材质层和栅绝缘材质层进行刻蚀，得到栅极和栅绝缘层。[0158]由于步骤9〇324中形成的第一光刻胶图案覆盖了栅材质层的部分区域，因此，在步骤9〇325中，可以在第一光刻胶图案的覆盖作用下，分别对栅极材质层和栅绝缘材质层中未覆盖有第一光刻胶图案的区域进行刻蚀，从而得到如图28所示的栅极2025和栅绝缘层2024〇[0159]进一步的，第一凸起2022A在衬底基板201上的正投影区域可以位于栅极2025在衬底基板201上的正投影区域内，且栅极2025在衬底基板201上的正投影区域，与遮光层2021在衬底基板201上的正投影区域存在重叠。[0160]步骤90326、对半导体图案的两端进行导体化处理，得到有源层。[0161]需要说明的是，在步骤90326前，第一光刻胶图案312覆盖在栅极2025上，且半导体图案的中间部分上覆盖有栅绝缘层2024和栅极2025，半导体图案的两端并未覆盖有任何物体，因此，在步骤90326中，可以在栅绝缘层2024、栅极2025以及第一光刻胶图案312的覆盖作用下，对半导体图案的两端进行导体化处理，以得到图27所示的有源层2023。[0162]示例的，有源层2023可以包括：半导体区域2023A以及位于半导体区域2023A两侧的第一导体区域2023B和第二导体区域2023C。在对半导体图案的两端进行导体化处理时，可以通过离子注入方式或加氢方式对半导体图案的两端进行导体化处理，以得到第一导体区域2023B和第二导体区域2023C。[0163]另外，还需要说明的是，该半导体区域2023A和第一导体区域2023B均可以与遮光层2021相连接。且由于第一导体区域2023B和第二导体区域2023C均为由半导体经过导体化处理得到的，遮光层2021本身就是导体，且并不是通过导体化处理得到的，因此，遮光层2021的电阻小于第一导体区域2023B的电阻。[0164]步骤90327、剥离第一光刻胶图案。[0165]如图28所示，在步骤9〇3127中可以将图27中的第一光刻胶图案312剥离，从而得到如图28所示的结构。[0166]步骤9033、在形成有栅极的衬底基板上形成层间电介质层。[0167]如图29所示，在步骤9〇33中，可以首先在形成有栅极2025的衬底基板201上形成电介材质层313。然后，如图30所示，可以在电介材质层上形成第一过孔2028A和第二过孔2028B，得到层间电介质层2028。其中，第一过孔2028A的底面Y由遮光层2021和第一导体区域2023B围成。[0168]步骤9034、在层间电介质层上形成源极和漏极。[0169]在步骤9034中可以在层间电介质层上分别形成源极和漏极，得到如图5所示的驱动晶体管。其中，源极2026通过第一过孔2028A分别与第一导体区域2023B以及遮光层2021相连接，具体的，源极2026与遮光层2021中的第一厚度区域相连接。漏极2027通过第二过孔2028B与第二导体区域2023C相连接，具体的，漏极2027与第二导体区域2023C中设置在缓冲层2022中第二凸起上的部分相连接。[0170]步骤904、在驱动晶体管上形成0LED，驱动晶体管分别与OLED和开关晶体管相连接，且OLED用于向衬底基板发射光线。[0171]综上所述，在本发明实施例提供的背板的制造方法所制造的背板中，驱动晶体管中设置有第一凸起，使得在第一凸起的作用下，驱动晶体管中的栅极的两侧和有源层的两侧均向靠近衬底基板的方向弯曲，从而使得弯曲状态的栅极两侧能够对有源层进行遮挡，防止了光线从栅极的两侧射入有源层，从而改善驱动晶体管的负偏压温度光照稳定性，保证了0LED显示面板的显示效果。[0172]需要说明的是，本发明实施例提供的背板的制造方法实施例能够与相应的背板实施例相互参考，本发明实施例对此不做限定。本发明实施例提供的方法实施例步骤的先后顺序能够进行适当调整，步骤也能够根据情况进行相应增减，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化的方法，都应涵盖在本发明的保护范围之内，因此不再赘述。[0173]本领域技术人员在考虑说明书及实践这里公开的发明后，将容易想到本公开的其它实施方案。本申请旨在涵盖本公开的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本公开的一般性原理并包括本公开未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本公开的真正范围和精神由权利要求指出。[0174]应当理解的是，本公开并不局限于上面己经描述并在附图中示出的精确结构，并且可以在不脱离其范围进行各种修改和改变。本公开的范围仅由所附的权利要求来限制。

权利要求：1.一种背板，其特征在于，所述背板包括:衬底基板，以及依次设置在所述衬底基板上的开关晶体管、驱动晶体管和发光二极管OLED，所述驱动晶体管分别与所述OLED和所述开关晶体管相连接，且所述OLED能够向所述衬底基板发射光线，所述驱动晶体管包括:依次设置在所述衬底基板上的遮光层、缓冲层和有源层，所述有源层上设置有栅绝缘层、栅极、源极、漏极和层间电介质层；所述缓冲层具有第一凸起，且所述第一凸起在所述衬底基板上的正投影区域位于所述栅极在所述衬底基板上的正投影区域内。2.根据权利要求1所述的背板，其特征在于，所述遮光层上设置有所述缓冲层，所述缓冲层和所述遮光层上设置有所述有源层；所述有源层包括:半导体区域以及分别位于所述半导体区域两侧的第一导体区域和第二导体区域，所述第一导体区域和所述第二导体区域均为由半导体经过导体化处理得到的，所述遮光层的电阻小于所述第一导体区域的电阻；所述第一导体区域与所述源极相连接，所述第二导体区域与所述漏极相连接，所述半导体区域、所述第一导体区域以及所述源极均与所述遮光层相连接。3.根据权利要求2所述的背板，其特征在于，所述栅极在所述衬底基板上的正投影区域，与所述遮光层在所述衬底基板上的正投影区域存在重叠。4.根据权利要求2所述的背板，其特征在于，所述层间电介质层上设置有第一过孔和第二过孔，所述源极通过所述第一过孔，同时与所述遮光层和所述第一导体区域相连接，且所述第一过孔的底面由所述遮光层和所述第一导体区域围成；所述漏极通过所述第二过孔，与所述第二导体区域相连接。5.根据权利要求2所述的背板，其特征在于，所述遮光层包括:第一厚度区域、第二厚度区域和第三厚度区域，所述第一厚度区域、所述第二厚度区域以及所述第三厚度区域按照厚度从高到低依次排列，且所述第一厚度区域远离所述衬底基板的表面与所述衬底基板的距离，等于所述第一凸起远离所述衬底基板的表面与所述衬底基板的距离，所述源极与所述第一厚度区域相连接；所述缓冲层还具有第二凸起，所述第二凸起远离所述衬底基板的表面与所述衬底基板的距离，等于所述第一凸起远离所述衬底基板的表面与所述衬底基板的距离，所述漏极与所述第二导体区域中设置在所述第二凸起上的部分相连接。6.—种背板的制造方法，其特征在于，所述方法包括：在所述衬底基板上形成开关晶体管；在衬底基板上形成驱动晶体管，所述驱动晶体管包括:依次设置在所述衬底基板上的遮光层、缓冲层和有源层，所述有源层上设置有栅绝缘层、栅极、源极、漏极和层间电介质层;所述缓冲层具有第一凸起，且所述第一凸起在所述衬底基板上的正投影区域位于所述栅极在所述衬底基板上的正投影区域内；在所述驱动晶体管上形成OLED，所述驱动晶体管分别与所述OLED和所述开关晶体管相连接，且所述OLED能够向所述衬底基板发射光线。7.根据权利要求6所述的方法，其特征在于，所述在衬底基板上形成驱动晶体管，包括：在所述衬底基板上分别形成所述遮光层和所述缓冲层，所述缓冲层设置在所述遮光层上；在所述缓冲层和所述遮光层上分别形成所述有源层、所述栅绝缘层和所述栅极，其中，所述有源层设置在所述缓冲层和所述遮光层上，所述有源层包括:半导体区域以及分别位于所述半导体区域两侧的第一导体区域和第二导体区域，且所述半导体区域和所述第一导体区域均与所述遮光层相连接，所述第一导体区域和所述第二导体区域均为由半导体经过导体化处理得到的，所述遮光层的电阻小于所述第一导体区域的电阻；在形成有所述栅极的衬底基板上形成所述层间电介质层；在所述层间电介质层上形成所述源极和所述漏极，所述源极分别与所述第一导体区域以及所述遮光层相连接，所述漏极与所述第二导体区域相连接。8.根据权利要求7所述的方法，其特征在于，所述在所述缓冲层和所述遮光层上分别形成所述有源层、所述栅绝缘层和所述栅极，包括：在所述缓冲层和所述遮光层上形成半导体图案；在形成有所述半导体图案的衬底基板上依次形成栅绝缘材质层和栅材质层；在所述栅材质层上形成第一光刻胶图案；通过所述第一光刻胶图案分别对所述栅材质层和所述栅绝缘材质层进行刻蚀，得到所述栅极和所述栅绝缘层，其中，所述栅极在所述衬底基板上的正投影区域，与所述遮光层在所述衬底基板上的正投影区域存在重叠；对所述半导体图案的两端进行导体化处理，得到所述有源层；剥离所述第一光刻胶图案。9.根据权利要求7所述的方法，其特征在于，所述在形成有所述栅极的衬底基板上形成所述层间电介质层，包括：在形成有所述栅极的衬底基板上形成电介材质层；在所述电介材质层上形成第一过孔和第二过孔，得到所述层间电介质层，其中，所述源极通过所述第一过孔，同时与所述遮光层和所述第一导体区域相连接，且所述第一过孔的底面由所述遮光层和所述第一导体区域围成，所述漏极通过所述第二过孔，与所述第二导体区域相连接。10.根据权利要求7所述的方法，其特征在于，所述在所述衬底基板上分别形成所述遮光层和所述缓冲层，包括：在所述衬底基板上形成第一遮光导电材质层；在形成有所述第一遮光导电材质层的衬底基板上形成第二光刻胶图案；通过所述第二光刻胶图案，对所述第一遮光导电材质层中未覆盖有所述第二光刻胶图案的第一区域进行氧化处理，得到缓冲材质层和第二遮光导电材质层，所述缓冲材质层包括所述第一区域中被氧化的第一部分，所述第二遮光导电材质层包括所述第一区域中未被氧化的第二部分，以及所述第一遮光导电材质层中覆盖有所述第二光刻胶图案的第二区域，且所述第一部分覆盖在所述第二部分上，所述第二部分与所述第二区域相连接；剥离所述第二光刻胶图案；在所述缓冲材质层以及所述第二遮光导电材质层上形成第三光刻胶图案；通过所述第三光刻胶图案，对所述缓冲材质层进行刻蚀，得到所述缓冲层，其中，所述缓冲层还具有第二凸起，且所述第二凸起远离所述衬底基板的表面与所述衬底基板的跟离，等于所述第一凸起远离所述衬底基板的表面与所述衬底基板的距离，所述漏极与所述第二导体区域中设置在所述第二凸起上的部分相连接；通过所述第三光刻胶图案，对所述第二遮光导电材质层中的所述第二区域进行刻蚀，得到所述遮光层，其中，所述遮光层包括:第一厚度区域、第二厚度区域和第三厚度区域，所述第一厚度区域、所述第二厚度区域以及所述遮光层按照厚度从高到低依次排列，且所述第一厚度区域远离所述衬底基板的表面与所述衬底基板的距离，等于所述第一凸起远离所述衬底基板的表面与所述衬底基板的距离，所述源极与所述第一厚度区域相连接；剥离所述第三光刻胶图案。

百度查询： 京东方科技集团股份有限公司 背板及其制造方法

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD