申请/专利权人：大金工业株式会社

申请日：2016-03-16

公开（公告）日：2020-05-22

公开（公告）号：CN107509390B

主分类号：H02M7/12(20060101)

分类号：H02M7/12(20060101);H02M3/155(20060101);H02M7/48(20070101)

优先权：["20150318 JP 2015-054337"]

专利状态码：有效-授权

法律状态：2020.05.22#授权;2018.01.19#实质审查的生效;2017.12.22#公开

摘要：不使用逻辑IC而是用微型计算机来控制直接型电力变换装置。基于中断指令R1[k]的中断处理开始，解除与该中断指令R1[k]并行产生的中断指令R2。然后，将第2数据Data2[k]写入缓冲寄存器BuffReg中。该写入是在与中断指令R1[k]的产生相同的定时进行的、从缓冲寄存器BuffReg向比较寄存器CompReg转送第1数据Data1[k]之后。通过将第1数据Data1[k+1]和第2数据Data2[k+1]写入缓冲寄存器BuffReg的定时错开，由此能够使这些数据从缓冲寄存器BuffReg向比较寄存器CompReg的转送的定时错开。

主权项：1.一种电力变换器控制装置，其控制电力变换器，所述电力变换器具有：变流器，其进行交流直流转换；和逆变器，其从所述变流器输入直流电压而提供多相交流电流，其中，所述电力变换器控制装置具有：变流器控制部，其在具有第1期间长度而重复的各个第1期间中，根据变流器用载波与变流器用阈值之间的比较结果而输出决定所述变流器的开关的变流器用开关信号；和逆变器控制部，其在与所述变流器用载波同步且具有第2期间长度而重复的各个第2期间中，根据逆变器用载波与逆变器用阈值之间的比较结果而输出决定所述逆变器的开关的逆变器用开关信号，在所述第1期间内，交替地向所述逆变器控制部提供第1数据和第2数据，所述第1数据包含第1值和与具有所述第1值作为所述第2期间长度的所述第2期间对应的所述逆变器用阈值，所述第1值表示从所述第1期间的开始时刻起至所述变流器用载波取所述变流器用阈值的时刻为止的时间的长度，所述变流器用载波取所述变流器用阈值的时刻被称为一致时刻，所述第2数据包含第2值和与具有所述第2值作为所述第2期间长度的所述第2期间对应的所述逆变器用阈值，所述第2值表示从所述一致时刻起至所述第1期间的结束时刻为止的时间的长度。

全文数据：电力变换器控制装置技术领域[0001]本发明涉及电力变换器，特别是涉及控制直接型的电力变换器（以下称作“直接型电力变换器”）的技术。背景技术[0002]作为进行ACAC转换的交流电力变换器（以下，简单称作“电力变换器”）的代表性的主电路结构，一般采用经由整流电路、平滑电路将商用交流转换成直流、再利用电压型逆变器得到交流输出的间接型电力变换器。[0003]另一方面，作为从交流电压直接得到交流输出的方式，已知有以矩阵式变流器Matrixconverter为代表的直接型电力变换装置。由于该直接型电力变换装置不需要对基于商用频率的电压脉动进行平滑处理的大型电容器以及电抗器，因此可期待变流器的小型化，近年来，作为第二代的电力变换器而受到关注。[0004]关于直接型电力变换器也提出了带直流链路的结构，专利文献1、非专利文献1、2中则提出了在逆变器的输入侧的直流链路中不具有平滑电路的结构以及该结构中的调制方式的原理。这里，关于调制方式，对信号波的生成方法详细地进行了叙述，但是，关于整流电路与逆变器的同步，则限于在非专利文献1中的图10和专利文献2中的图12中分别示出。[0005]此外，非专利文献1中记述了这样的内容：使用DSPDigitalSignalProcessor，数字信号处理器和CPLDComplexProgrammableLogicDevice，复杂可编程逻辑设备来控制带直流链路的直接电力变换器。但是，却没有公开DSP及CPLD中所采用的逻辑的详细情况。[0006]另一方面，作为与专利文献1、非专利文献1、2近似的调制方式，专利文献2中示出了对称变形三角波方式。专利文献2的图3示出调制器的具体结构。根据通过整流器侧载波的增大减小updown信号和整流器侧的PffM脉冲宽度调制得到的输出脉冲而输出逆变器侧载波的增大减小指令。但是，根据专利文献2的图4可知:其结果，不过是示出了与非专利文献1相同的结构。[0007]另外，专利文献3的图8示出了对逆变器与变流器使用相同的载波进行调制的方式。[0008]非专利文献3中示出了通过微型计算机和FPGAField-ProgrammableGateArray，现场可编程门阵列实现调制的内容。[0009]另外，其它还可以举出与本案相关联的专利文献4和非专利文献4、5。[0010]在先技术文献[0011]专利文献[0012]专利文献1:美国专利第6995992号说明书[0013]专利文献2:日本特开2004-266972号公报[0014]专利文献3:日本特许第4135026号公报[0015]专利文献4:日本特开2011-193678号公报[0016]非专利文献[0017]非专利文献I:Wei，L.，Lipo,T.A.,Chan,Η,“MatrixConverterTopologiesWithReducedNumberofSwitches'PESC2002,June23-27,2002,vol.I,pp57-63.[0018]非专利文献2:L·Wei,T·A·Lipo,“Investigationof9-switchDual-bridgeMatrixConverterOperatingunderLowOutputPowerFactor,’’IEEEIAS2003,vol.I,pp.176-181[0019]非专利文献3:藤田、榊原、松野：「工73^用三相八一夕❼開発i実用化」半導体電力变換自動車家電•民生合同研資，SPC-12-174VT-12-025HCA-12-059[0020]非专利文献4シ亇^卜電流検出方式K扫疗ό12bitAD变換器使用例、ROIAN0821JJO100[0021]非专利文献5:VMTU3相補PffM乇一K、R01AN0731JT0101发明内容[0022]发明要解决的课题[0023]这样，现有的直接型电力变换器的调制器需要特殊的逻辑，需要并用CPLD、FPGA等逻辑1C。[0024]另一方面，作为适合通过PWM调制来控制逆变器的微型计算机，有非专利文献4、5中所介绍的微型计算机。由此，基于减少硬件的观点，期望在不使用逻辑IC的情况下利用上述微型计算机来控制直接型电力变换装置。[0025]因此，本发明目的在于提供在不使用逻辑IC的情况下利用微型计算机来控制直接型电力变换装置的技术。[0026]用于解决课题的手段[0027]本发明的电力变换器控制装置是电力变换器控制装置（1，该电力变换器控制装置⑴控制电力变换器2，所述电力变换器2具有:变流器21，其进行交流直流转换;和逆变器22，其从所述变流器输入直流电压Vdc而提供多相交流电流Iv。[0028]并且，该电力变换器控制装置的第1方式具有:变流器控制部（11，其在具有第1期间长度Tcnv而重复的各个第1期间P中，根据变流器用载波Kl与变流器用阈值Ccnv之间的比较结果而输出决定所述变流器的开关的变流器用开关信号Scnv;和逆变器控制部（12，其在与所述变流器用载波同步且具有第2期间长度Tinv而重复的各个第2期间Q1，Q2中，根据逆变器用载波K2与逆变器用阈值Dpwm之间的比较结果而输出决定所述逆变器的开关的逆变器用开关信号Sinv。[0029]并且，在所述第1期间内，交替地向所述逆变器控制部提供第1数据datal和第2数据data2，所述第1数据datal包含第1值Tinvl和与具有所述第1值作为所述第2期间长度的所述第2期间Ql对应的所述逆变器用阈值Dpwml，所述第1值Tinvl表示从所述第1期间的开始时刻起至所述变流器用载波取所述变流器用阈值的时刻即一致时刻J为止的时间的长度，所述第2数据data2包含第2值Tinv2和与具有所述第2值作为所述第2期间长度的所述第2期间（Q2对应的所述逆变器用阈值Dpwm2，所述第2值Tinv2表示从所述一致时刻起至所述第1期间的结束时刻为止的时间的长度。[0030]本发明的电力变换器控制装置的第2方式在电力变换器控制装置的第1方式的基础上，还具有运算处理部（10，该运算处理部（10按照每个所述第1期间进行得到关于一对所述第2期间的所述第1数据datal和所述第2数据data2的运算处理。[0031]并且，所述逆变器控制部（12具有:缓冲寄存器（124a，124c，其存储所述逆变器用阈值Dpwm和所述第2期间长度Tinv;比较寄存器123a，123c，在作为所述第2期间彼此的边界的时刻即边界时刻，所述缓冲寄存器所存储的内容被转送到该比较寄存器123a，123c;计时器（121，其生成计数值，该计数值与存储在所述比较寄存器中的所述第2期间长度进行比较后成为所述逆变器用载波K2;以及开关信号生成部（128，其根据存储在所述比较寄存器中的所述逆变器用阈值与所述逆变器用载波之间的所述比较结果，生成所述逆变器用开关信号Sinv。[0032]并且，通过一个所述第1期间P[k]中的所述运算处理得到的所述第1数据Datal[k+Ι]在另一个所述第1期间P[k+1]开始之前被存储到所述缓冲寄存器中，通过所述一个所述第1期间的所述运算处理得到的所述第2数据Data2[k+1]以所述另一个所述第1期间的开始作为契机而被存储到所述缓冲寄存器中，所述另一个所述第1期间紧接在所述一个所述第1期间之后。[0033]本发明的电力变换器控制装置的第3方式在电力变换器控制装置的第2方式的基础上，（a在所述运算处理开始之后且所述运算处理结束之前存在所述边界时刻时，在所述运算处理结束时之后，将所述第1数据Datal存储到所述缓冲寄存器中；⑹在所述运算处理开始之后且所述运算处理结束之前不存在所述边界时刻时，通过基于在所述运算处理结束后的最初的所述边界时刻产生的中断指令进行的处理，将所述第1数据Datal存储到所述缓冲寄存器中。[0034]本发明的电力变换器控制装置的第4方式在电力变换器控制装置的第3方式的基础上，（al在所述运算处理开始之后且所述运算处理结束之前存在所述边界时刻时，在所述运算处理结束时，将所述第1数据Datal存储到所述缓冲寄存器中。[0035]本发明的电力变换器控制装置的第5方式在电力变换器控制装置的第4方式的基础上，（a2在所述运算处理开始之后且所述运算处理结束之前存在所述边界时刻时，通过基于在所述运算处理结束后的最初的所述边界时刻产生的中断指令进行的中断处理，将所述第1数据Datal存储到所述缓冲寄存器中。[0036]本发明的电力变换器控制装置的第6方式在电力变换器控制装置的第1方式至第5方式中的任一种方式的基础上，所述逆变器用载波K2在各个所述第2期间内呈单一的三角波。[0037]本发明的电力变换器控制装置的第7方式在电力变换器控制装置的第1方式至第5方式中的任一种方式的基础上，所述变流器用载波Kl按照每个所述第1期间交替地反复进行单调递增和单调递减，所述逆变器用载波K2按照每个所述第2期间交替地反复进行单调递增和单调递减。[0038]本发明的电力变换器控制装置的第8方式在电力变换器控制装置的第1方式至第5方式中的任一种方式的基础上，所述变流器用载波Kl呈以所述第1期间长度Tcnv为周期的锯齿波，所述逆变器用载波K2按照每个所述第2期间交替地反复进行单调递增和单调递减。[0039]在本发明的电力变换器控制装置的第1方式至第8方式中，所述变流器21是电流型变流器，其根据所述变流器用开关信号Scnv而在所述一致时刻进行换流。[0040]在本发明的电力变换器控制装置的第1方式至第8方式中，所述变流器21例如包含整流电路和升压电路，所述变流器21根据所述变流器用开关信号Scnv来决定所述升压电路是否对所述直流电压Vdc起作用。[0041]在本发明的电力变换器控制装置的控制方法的第1方式至第8方式中，所述变流器21例如包含整流电路和升压电路，所述变流器21根据所述变流器用开关信号Scnv来决定所述升压电路是否对所述直流电压Vdc起作用。[0042]发明的效果[0043]根据本发明的电力变换器控制装置的第1方式，在变流器进行换流的时刻将控制变流器的一个周期分割为两个区间，在各个区间中进行逆变器控制的控制所需的互补PWM调制器只要一个即可。[0044]根据本发明的电力变换器控制装置的第2方式，在进行从缓冲寄存器朝向比较寄存器的转送之后，再进行对缓冲寄存器的写入，因此，能够适当地进行第1数据、第2数据以及逆变器用载波之间的比较。[0045]本发明的电力变换器控制装置的第3方式〜第6方式分别有助于第2方式的实现。[0046]根据本发明的电力变换器控制装置的第7方式〜第8方式，改善了逆变器的输出的响应性。[0047]特别是，根据本发明的电力变换器控制装置的第8方式，所采用的定时器的选项范围广泛。[0048]根据以下的详细说明和附图，本发明的目的、特征、方式以及优点变得更加清楚。附图说明[0049]图1是例示第1实施方式的电力变换器控制装置的结构和作为该电力变换器控制装置的控制对象的电力变换器的结构的框图。[0050]图2是例示第1实施方式的逆变器控制部的结构的框图。[0051]图3是例示第1实施方式的变流器控制部的结构的框图。[0052]图4是示出变流器用载波与逆变器用载波之间的关系的曲线图。[0053]图5是示出逆变器控制部和运算处理部的动作的时序图。[0054]图6是示出变流器控制部、逆变器控制部和运算处理部的动作的时序图。[0055]图7是示出第1实施方式的第1方法的动作的时序图（timingchart。[0056]图8是示出第1实施方式的第1方法的动作的时序图。[0057]图9是示出第1实施方式的第1方法中的上位中断处理的动作的流程图。[0058]图10是示出第1实施方式的第2方法的动作的时序图。[0059]图11是示出第1实施方式的第2方法的动作的时序图。[0060]图12是示出第1实施方式的第2方法中的上位中断处理的动作的流程图。[0061]图13是例示第2实施方式的逆变器控制部的结构的一部分的框图。[0062]图14是例示第2实施方式的变流器控制部的结构的一部分的框图。[0063]图15是示出第2实施方式的动作的时序图。[0064]图16是示出第3实施方式的动作的时序图。[0065]图17是例示第4实施方式中所采用的电力变换器的结构的框图。[0066]图18是示出与第4实施方式进行比较时的电力变换器的动作的曲线图。[0067]图19是示出第4实施方式的电力变换器的动作的曲线图。[0068]图20是例示第5实施方式中所采用的电力变换器的结构的框图。[0069]图21是示出图20所示的电路的等效电路的电路图。[0070]图22是示出与第5实施方式进行比较时的电力变换器的动作的曲线图。[0071]图23是示出第5实施方式的电力变换器2的动作的曲线图。[0072]图24是示出第5实施方式的实施例中的各量的动作的曲线图。具体实施方式[0073]〈第1实施方式〉[0074]Α·结构·[0075]图1是例示第1实施方式的电力变换器控制装置1的结构和作为该电力变换器控制装置1的控制对象的电力变换器2的结构的框图。[0076]电力变换器2向负载3提供多相交流电流Iv。电力变换器2具有变流器21和逆变器22。变流器21对从交流电源8得到的交流电压进行交流直流转换，从而输出直流电压Vdc。逆变器22从变流器21输入直流电压Vdc而输出多相交流电流Iv。负载3例如是三相平衡负载，更具体来说是三相电机，多相交流电流Iv是三相电流。[0077]电力变换器控制装置1用于控制电力变换器2。电力变换器控制装置1具有运算处理部10、变流器控制部11、逆变器控制部12和AD转换部13。[0078]在变流器控制部11中，输出决定变流器21的开关的变流器用开关信号Scnv。在逆变器控制部12中，输出决定逆变器22的开关的逆变器用开关信号Sinv。[0079]在具有第1期间长度Tcnv而重复的各个第1期间中，根据变流器用阈值Ccnv与变流器用载波图1中未图示之间的比较结果来决定变流器用开关信号Scnv。[0080]根据从第1数据Datal或第2数据Data2得到的逆变器用阈值（图1中未图示与逆变器用载波（图1中未图示之间的比较结果来决定逆变器用开关信号Sinv。在根据第1数据Datal或第2数据Data2得到的、具有第2期间长度并重复的各个第2期间内，根据与变流器用载波图1中未图示之间的比较结果来决定逆变器用载波。[0081]AD转换部13从电力变换器2输入直流电压Vdc以及在逆变器22与变流器21之间流过的直流电流IdcJD转换部13从逆变器控制部12输入采样保持信号SHJD转换部13对根据采样保持信号SH进行采样保持后的直流电压Vdc和直流电流Idc进行模拟数字转换，从而得到它们的数字值Ddc〇[0082]根据从第1数据Datal或第2数据Data2得到的采样定时信号（图1中未图示与逆变器用载波之间的比较结果来决定采样保持信号SH。[0083]运算处理部10通过基于数字值Ddc和电力变换器2的控制所需的其它参数（未图示）的运算处理生成第1数据Datal、第2数据Data2。当负载3例如为电动机时，数字值Ddc用于该电动机的磁极位置的估计。根据来自变流器控制部11的中断指令Rl而开始上述运算处理。在不同的定时timing向逆变器控制部12输出第1数据Datal、第2数据Data2。关于该定时在后面详细叙述，该定时在上述运算处理结束时、或者根据来自逆变器控制部12的中断指令R2来决定。[0084]图2是示意性地例示本实施方式的逆变器控制部12的结构的框图。逆变器控制部12具有定时器121、比较器122a，122b，122c，122d、比较寄存器（图中记载为“CompReg”）123a，123b，123c、缓冲寄存器（图中记载为“BuffReg”）124a，124b，124c、开关信号生成部128。上述示意性的结构可通过例如被通称为多功能定时器脉冲单元Multifunctiontimerpulseunit的公知结构来实现。该多功能定时器脉冲单元包含在公知的单片机中参照例如非专利文献4、5。图2所示的结构是示意性的结构，反映该技术内容的结构不限于在多功能定时器脉冲单元中采用。[0085]缓冲寄存器124a，124b，124〇分别被输入第2期间长度Tinv、采样定时信号TacU逆变器用阈值Dpwm。它们作为第1数据Datal或第2数据Data2从运算处理部10获得。[0086]缓冲寄存器124a，124b，124c所存储的内容与中断指令R2的产生同时被分别转送到比较寄存器123a，123b，123c。图2中，比较器122d的输出作为中断指令R2发挥功能，同时还成为针对比较寄存器123a，123b，123c的转送指令。[0087]存储在比较寄存器123a，123b，123c中的内容均与从定时器121输出的计数值进行比较。[0088]定时器121作为递增递减计数器updowncounter发挥功能。定时器121根据中断指令R2进行计数。定时器121进行计数，当计数值到达存储在比较寄存器123a中的第2期间长度Tinv时，比较器122a的输出激活，使定时器121进行递减计数countdown。定时器121进行递减计数，当到达规定的最低值例如0时，利用比较器122d的功能产生中断指令R2〇[0089]通过适当地设定定时器121的计数值的更新定时，使得该计数值在第2期间长度Tinv成为呈单一的三角波的逆变器用载波K2。并且，中断指令R2在规定的最低值例如0产生。即，中断指令R2在逆变器用载波K2中的三角波的底部的位置产生。由此，之后有时也将中断指令R2称作“底部中断谷割^込办”。[0090]另外，比较器122a的输出激活的定时相当于逆变器用载波K2中的三角波的顶部的位置。由此，在将比较器122a的输出激活用作中断指令的情况下，该中断指令有时被称作“顶部中断（山割^込办”。[0091]在比较器122b中对逆变器用载波K2与存储在比较寄存器123b中的采样定时信号Tad进行比较。另外，当负载3为三相负载时，逆变器22也依照脉冲宽度调制PWM而输出三相交流电，因此，采样定时信号Tad存在两种。由此，比较器122b的输出也存在两种，在具有第2期间长度Tinv的期间中，采样保持信号SH被激活两次。[0092]在比较器122c中对逆变器用载波K2与存储在比较寄存器123c中的逆变器用阈值Dpwm进行比较。另外，当逆变器22输出三相交流电时，逆变器用阈值Dpwm存在三种或两种。由此，比较器122c的输出也存在三种或两种。[0093]开关信号生成部128接受比较器122c的输出，生成逆变器用开关信号Sinv。例如，当逆变器22输出三相交流电时，逆变器用开关信号Sinv存在六种。根据比较器122c的输出生成逆变器用开关信号Sinv的技术例如根据专利文献2、3等是公知的，因此，这里省略其详细内容。[0094]图3是示意性地例示本实施方式的变流器控制部11的结构的框图。变流器控制部11具有定时器111、比较器112a，112c、比较寄存器（图中表记为“CompReg”）113a，113c、缓冲寄存器（图中表记为“8时€1?叫”）114，1143、开关信号生成部118。上述示意性的结构可通过通用的PWM定时器来实现，与逆变器控制部12同样，是包含在单片机中的公知结构。图3所示的结构是示意性的结构，反映该技术内容的结构不限于在通用的PWM定时器中采用。[0095]从运算处理部10分别向缓冲寄存器114a，114c传送第1期间长度Tcnv、变流器用阈值Ccnv〇[0096]缓冲寄存器114a，114c所存储的内容与中断指令Rl的产生同时被分别转送给比较寄存器113a，113c。这里，比较器112a的输出的激活作为中断指令Rl的产生发挥功能。[0097]存储在比较寄存器113a，113c中的内容均与从定时器111输出的计数值进行比较。[0098]定时器111作为递增计数器upcounter发挥功能。通过比较器112a的输出的激活对定时器111进行重置之后，进行递增计数countup。定时器111进行递增计数，当计数值到达存储在比较寄存器113a中的第1期间长度TenV时，比较器112a的输出激活，产生中断指令Rl。[0099]通过适当地设定定时器111的计数值的更新定时，使得该计数值在第1期间长度Tcnv中成为呈锯齿波的变流器用载波K1。并且，中断指令Rl在变流器用载波Kl的下降沿产生。[0100]图4是示出变流器用载波Kl与逆变器用载波K2之间的关系的曲线图，横轴取时间。定时器111，121同步被驱动，这里例示了在时刻tlO变流器用载波Kl和逆变器用载波K2均取值〇、紧接着均开始增加的情况。[0101]当变流器用载波Kl到达值Tcnv时，如上所述那样下降。这里采用下降时刻t30,时亥ljt30可以理解为是变流器用载波Kl取值Tcnv的时刻，因此被设定为:t30=tl0+Tcnv。即，变流器用载波Kl的倾斜度计数值相对于时间的变化率被设定为1。这样，在本实施方式中，变流器用载波Kl在具有第1期间长度Tcnv而重复的第1期间P内呈单一锯齿波。[0102]当逆变器用载波K2到达第1值Tinvl时，如上所述那样进行递减计数。然后，在时刻t20达到值0。这里，时刻t20是变流器用载波Kl取变流器用阈值Ccnv的时刻，如上所述，变流器用载波1^1的倾斜度被设定为1，因此〖20=1:10+^11¥。这是例如通过设定1111¥1=^11¥并将逆变器用载波K2的倾斜度的绝对值设定为2来实现的。[0103]然后，对逆变器用载波K2再次进行计数，当到达第2值Tinv2时，如上所述那样进行递减计数。然后，在时刻t30达到值0。这里，被设定为t30=t20+Tinv2。这是通过设定为TinV2=TcnV-Tinvl、并将逆变器用载波K2的倾斜度的绝对值设定为2来实现的。[0104]通过以上那样，在本实施方式中，逆变器用载波K2与变流器用载波Kl同步，在具有第2期间长度Tinvl，Tinv2而重复的一对第2期间Ql，Q2中分别呈倾斜度的绝对值相等的在上述的例中为2单一三角波。并且，第2期间长度Tinvl，Tinv2彼此之和等于第1期间长度Tcnv。换而言之，按一对第2期间Ql，Q2的顺序将第1期间P—分为二。[0105]并且，由于中断指令R2在逆变器用载波K2中的三角波的底部的位置产生，因此，在第2期间Q1，Q2彼此的边界时刻（图4中由时刻tl0，t20，t30例示产生中断指令R2。[0106]另外，在以下内容中，有时将相同的第1期间P—分为二而成的第2期间Ql，Q2彼此的边界时刻（图4中由时刻t20例示特别称作一致时刻，以与属于互不相同的第1期间P的第2期间Ql，Q2彼此的边界时刻（图4中由时刻110，t30例示进行区分。[0107]如果使用该一致时刻，则可以如下表述。第1值Tinvl表示从第1期间P的开始时刻起至变流器用载波Kl取变流器用阈值Ccnv的一致时刻为止的时间的长度。第1数据Datal对应于具有第1值Tinvl作为第2期间长度的第2期间Ql，包含在第2期间Ql中考虑的逆变器用阈值Dwml。第2值Tinv2表示从一致时刻起至第1期间P的结束时刻为止的时间的长度。第2数据Data2对应于具有第2值Tinv2作为第2期间长度的第2期间Q2,包含在第2期间Q2中进行考虑的逆变器用阈值Dwm2。关于采样定时信号TacU如果第2期间Ql长于第2期间Q2,则采样定时信号Tad包含在第1数据Datal中，如果第2期间Q2长于第2期间Ql，则采样定时信号Tad包含在第2数据Data2中。在以下内容中，设第2值Tinv2大于第1值Tinvl，第2数据Data2还包含采样定时信号Tad。[0108]图4中，在逆变器用载波K2具有第2期间长度Tinvl并呈三角波的第2期间Ql中，一并记载了与逆变器用载波K2进行比较的逆变器用阈值Dpwml这里假定三相调制而示出存在三种的情况）。同样，在逆变器用载波K2具有第2期间长度Tinv2并呈三角波的第2期间Q2中，一并记载了与逆变器用载波K2进行比较的逆变器用阈值Dpwm2这里假定三相调制而示出存在三种的情况和两种采样定时信号Tad。[0109]B.动作说明。[0110]b-Ι逆变器控制部12的动作说明。[0111]以下，如图4所示，对用于决定逆变器用载波K2的波形的第2期间长度Tinv、用于与逆变器用载波K2进行比较的逆变器用阈值Dpwm和采样定时信号Tad即第1数据Datal和第2数据Data2在何种定时输入逆变器控制部12进行说明。[0112]首先，为了简单说明逆变器控制部12的动作，将变流器21简单假设为以使直流电压Vdc恒定的方式来提供的直流电压源。图5是示出该情况的逆变器控制部12和运算处理部10的动作的时序图。[0113]图5的右方向采用时间的经过，将比较寄存器123a，123b，123：汇总作为比较寄存器CompReg，将缓冲寄存器124a，124b，124〇汇总作为缓冲寄存器BuffReg示出，示出逆变器用载波K2以及与该逆变器用载波K2进行比较的第2期间长度Tinv、逆变器用阈值Dpwm、采样定时信号TacU表示逆变器22的开关状况的电压矢量、直流电压Vdc、直流电流Idc，还示出输入运算处理部10的数字值Ddc和中断指令R2。[0114]这里，基于电压矢量的逆变器22的动作本身例如根据专利文献3等是公知的，因此，省略详细的说明。[0115]此外，这里，首先，将变流器21设为简单的直流电源，因此，不研究该变流器21的周期性的动作。由此，将向逆变器控制部12传送的第2期间长度Tinv、逆变器用阈值Dpwm、采样定时信号Tad汇总为数据DataO。换而言之，还可以认为，数据DataO是图1的第1数据Datal。[0116]将逆变器用载波K2的相邻的底部彼此之间理解为一个周期QO来进行说明。并且，关于第k周期k为整数中的各个量，在表示该各个量的标号的后面附注标号[k]。[0117]通过逆变器用载波K2与第n-1周期QO[η-1]η为整数）的一对采样定时信号Tad[η-1]之间的比较将采样保持信号SH两次激活。由此得到第η-1周期QO[η-1]中的直流电流Idc的测定值作为直流电流Idcl[n-1]，Idc2[η-1]。[0118]这里，当逆变器22处于由电压矢量V6，V4所示的开关状况时分别进行直流电流Idcl[n-1]，Idc2[n-1]的测定。[0119]在第η周期Q0[n]的开始时刻产生中断指令R2[n]，运算处理部10开始使用了直流电流Idcl[n-1]，Idc2[n-1]和直流电压Vdc[n-1]图示上述直流电流Idcl[n-1]，Idc2[n-1]和直流电压Vdc[n-1]为数字值Ddc[n-1]的运算处理。上述运算处理作为针对运算处理部10所进行的其它处理主程序）的中断处理来进行。[0120]图中，“运算处理”的左端所示的右上方的阴影线示出数字值Ddc的取得所花费的时间（以下的图中也同样）。[0121]利用该运算处理求出第2期间长度Tinv[n+1]、逆变器用阈值Dpwm[n+1]、采样定时信号Tad[n+1]作为数据Data0[n+1]。这样，根据数字值Ddc求出数据DataO的运算处理是通过公知的马达控制技术来实现的，因此，省略详细的说明。[0122]在第η周期QO[η]的运算处理中所求出的数据DataO[n+1]被写入到缓冲寄存器BuffReg中，进而，在产生下一个中断指令R2[n+1]的定时被转送给比较寄存器CompReg还参照图2的比较器122d的输出）。[0123]另外，图中，“运算处理”的右端所示的左上方的阴影线示出对运算处理中附带的缓冲寄存器BuffReg进行写入所花费的时间（以下的图中也同样）。[0124]追溯一个周期来进行考虑。逆变器用载波K2在第η周期QO[η]中应被比较的第2期间长度Tinv[n]、逆变器用阈值Dpwm[n]、采样定时信号Tad[n]在产生中断指令R2[n]的定时已被转送给比较寄存器CompReg。由此，能够适当地执行逆变器用载波K2与第η周期Q0[n]中的数据DataO[η]之间的比较。[0125]同样地，在第η周期Q0[n]的运算处理中所求出的数据Data0[n+1]被转送给比较寄存器CompReg，以便用于第n+1周期QO[n+1]中的逆变器用载波K2的比较。[0126]b-2比较例的动作说明.[0127]接下来，如专利文献3、非专利文献3那样，说明将控制变流器21的一个周期在变流器21进行换流的时刻分割为两个区间并在各区间中进行逆变器22的控制的控制（以下，暂称作“二分割控制二分割制御”），以与图4中说明的技术进行对比。[0128]图6是示出逆变器用载波K2使用与变流器用载波Kl相同的周期的三角波时的变流器控制部11、逆变器控制部12和运算处理部10的动作的时序图。另外，这里，来自变流器控制部11的中断指令Rl[k]与来自逆变器控制部12的中断指令R2[k]在相同的定时产生。[0129]逆变器用载波K2与变流器用载波Kl同步开始，以变流器用载波Kl取变流器用阈值Ccnv的时刻为边界将逆变器用阈值Dpwm[k]分成两组，由此使得逆变器22与变流器21的PWM信号同步。[0130]这样，取代了采用CPUXFPGA等逻辑1C，可以通过单片机来进行二分割控制。[0131]的确，在非专利文献3中，已触及到直接型电力变换装置应用于个人计算机的可能性，记述有可由9相的电压型载波比较和通用逻辑构成的内容。该方式中，为了以单一的三角波载波实现PWM调制，只要应用两组互补PWM定时器并使用与三相对应的通用定时器，通过使载波同步而开始，就能够实现PWM调制的同步化。[0132]然而，当多相交流电流Iv为三相时，需要4〜6个逆变器用阈值Dpwm[k]。逆变器用开关信号Sinv包含与相数对应的使逆变器22互补地进行动作的一对开关。由此，为了得到逆变器用开关信号Sinv，需要与相数对应地例如三相用设计而得的互补PffM调制器。[0133]另一方面，在多功能定时器脉冲单元中，可作为互补PffM调制器发挥功能的单元每一个单元进行三个以内的阈值与载波波形之间的比较。由此，在进行二分割控制时，仅凭逆变器22的控制就能够占有两个单元。[0134]被选择作为民生用途的单片机所包含的多功能定时器脉冲单元一般大部分都具备两组上述单元。由此，在逆变器22与负载3的组合存在多个的情况下，例如，在空调机中，作为负载3,对压缩机用马达与风扇用马达之间独立地进行PWM控制的情况下，存在无法利用同一单片机进行控制的可能性。[0135]因此，在本实施方式中，以下，对仅通过一个互补PWM调制器对逆变器22进行二分割控制的动作进行说明。具体而言，对在图4中进行了说明的控制更详细地进行说明。[0136]b-3本实施方式的第1方法.[0137]图7和图8是示出本实施方式的第1方法的动作的时序图。图7和图8中均示出了图4中所示的变流器用载波KU逆变器用载波K2。其中，与上述b-Ι同样，关于第k周期中的各个量，在表示该各个量的标号的后面附注标号[k]。[0138]但是，为了避免烦杂，对中断指令R2省略标号[k]的附注。在本实施方式中，如参照图2和图4所理解的那样，产生中断指令R2的定时是定时器121进行递增计数的定时底部中断），并且是使用图4进行了说明的边界时刻。[0139]另外，对边界时刻中的、与图4中的时刻t20相当的一致时刻、即变流器用载波Kl取变流器用阈值Ccnv的边界时刻附注了标号J[k]。[0140]图7例示出求第1数据Datal和第2数据Data2的运算处理长于第2期间Ql的期间长度与图4中所说的第2期间长度Tinvl相当）的情况，图8例示出该运算处理短于第2期间Ql的期间长度的情况。但是，事先并不明确该运算处理所花费的时间比第2期间Ql长还是短。[0141]因此，对基于中断指令Rl，R2的中断处理给出优先级，以便无论在哪种情况下都能够应对。具体而言，基于中断指令Rl的中断处理被称作上位的中断处理（以下称作“上位中断处理”），基于中断指令R2的中断处理被称作下位的中断处理（以下称作“下位中断处理”）。[0142]图9是示出第1方法中的上位中断处理的动作的流程图，由运算处理部10来执行上述动作。另外，下位中断处理是对缓冲寄存器BufTReg进行的第1数据Datal的写入。[0143]下位中断处理的顺序比上位中断处理靠后上位中断处理比下位中断处理优先处理是基于软件中设定的优先级。此外，下位中断处理本身则由单片机中的硬件来执行。[0144]变流器用载波Kl与逆变器用载波K2同步，在产生中断指令Rl[k]的定时还并行地产生中断指令R2与图4的时刻tlO相当），还执行从缓冲寄存器BuffReg向比较寄存器CompReg的转送。例如，在图7和图8中，在产生中断指令Rl[n]，R1[n+1]的定时，从缓冲寄存器BuffReg向比较寄存器CompReg分别转送第1数据Datal[n]，Datal[n+1]。[0145]图9中，当基于中断指令Rl[k]的中断处理这是上位中断处理开始时，首先，利用步骤SlOl，将与该中断指令Rl[k]并行地产生的中断指令R2解除。中断指令Rl[k]的产生时亥提第k周期的第1期间P[k]的起始点，也是第k-Ι周期的第1期间P[k-1]的终点。[0146]这里，中断指令R2的解除是指作为不存在改中断指令R2来对待的情况。这是因为，如果不存在上述解除的话，则在包含对缓冲寄存器BuffReg进行的写入的上位中断处理结束之后，利用下位中断处理再次进行对缓冲寄存器BufTReg进行的写入。关于这点，在后面也会触及。[0147]然后，利用步骤S102,将第2数据Data2[k]写入到缓冲寄存器BuffReg中。但是，该写入是接受中断指令Rl[k]后进行的处理，是在在与中断指令Rl[k]的产生相同的定时进行的）从缓冲寄存器BuffReg向比较寄存器CompReg进行的第1数据Datal[k]的转送之后。即，在将缓冲寄存器BuffReg所存储的第1数据Datal[k]转送给比较寄存器CompReg之后，再写入到第2数据Data2[k]中。[0148]然后，在步骤S103中，使用从AD转换部13得到的数字值Ddc进行基于直流电压Vdc、直流电流Idcl，Idc2的运算处理，由此计算第1数据Datal[k+1]和第2数据Data2[k+1]。第1期间P[k+1]紧接在第1期间P[k]之后。每第1期间进行上述运算处理，在第1期间P[k+1]内的一对第2期间Ql[k+l]，Q2[k+l]内的逆变器22的控制中采用在第1期间P[k]求出的第1数据Datal[k+Ι]和第2数据Data2[k+Ι]。[0149]上述比较例与根据第1数据Datal[k+Ι]和第2数据Data2[k+Ι]两者对逆变器22进行PffM控制的情况相当，需要两个互补PffM运算器。[0150]因此，在本实施方式中，通过错开将第1数据Datal[k+1]和第2数据Data2[k+1]写入到缓冲寄存器BuffReg中的定时，能够使将上述数据从缓冲寄存器BuffReg向比较寄存器CompReg转送的定时错开，由此使得逆变器控制部12所需的互补P丽运算器只要一个即可。具体而言，利用步骤S104，S105将上述运算处理的结果中的第2数据Data2[k+Ι]作为变量进行保持。[0151]然后，在步骤S106中，判断在求第1数据Datal[k+1]和第2数据Data2[k+1]的运算处理中是否存在新的中断指令R2。这里，“新的”是指在步骤SlOl中解除的“中断指令R2之后产生”的含义。[0152]可以通过采用关于中断指令R2的所谓的中断标志来进行这样的判断。上述中断标志是由于中断指令R2的产生而被设置的，通过下位中断处理的结束或上位中断处理的操作对上述中断标志进行重置。[0153]具体而言，在步骤SlOl中将中断指令R2解除可通过对由于该中断指令R2的产生而设置的中断标志进行重置来实现。由此，步骤S106的判断结果根据中断标志是已被设置还是已被重置的不同而分别成为肯定的判断结果或否定的判断结果。[0154]当步骤S106的判断结果是否定的情况、即在第1期间P[k]内的运算处理中、在与中断指令Rl[k]并行地产生的中断指令R2之后不存在中断指令R2的情况是指，该运算处理短于第2期间Ql[k]的期间长度的情况。由此，图8与该情况相当。[0155]该情况下，上位中断处理结束，运算处理部10的处理返回到主程序。[0156]当第1期间P[k]内的运算处理结束之后的最初的中断指令R2产生时，作为由此产生的下位中断处理，执行向缓冲寄存器BuffReg写入第1数据Datal[k+Ι]。但是，由于图9是关于上位中断处理的流程图，因此没有示出上述下位中断处理。[0157]通过该下位中断处理实现的向缓冲寄存器BuffReg写入第1数据Datal[k+Ι]存在必要的时间。具体而言，从主程序向下位中断处理的分支以及对缓冲寄存器BuffReg进行的写入存在所需时间。由此，该写入迟于中断指令R2的产生。图8中，下位中断处理被描绘在比步骤S102中执行的上位处理更靠附图下侧的位置。这里，以向右的箭头示出了对缓冲寄存器BuffReg进行的第1数据Datal[k+1]的写入迟于中断指令R2的产生进行的情况。[0158]因此，向缓冲寄存器BuffReg写入第1数据Datal[k+Ι]是在与中断指令R2的产生相同的定时进行的，且在从缓冲寄存器BuffReg向比较寄存器CompReg进行的第2数据Data2[k]的转送之后进行。由此，在应在第2期间Q2[k]内与逆变器用载波K2进行比较的第2数据Data2[k]被存储在比较寄存器CompReg之后，再将应在第2期间Ql[k+Ι]内与逆变器用载波K2进行比较的第1数据Datal[k+Ι]存储在缓冲寄存器BuffReg中。[0159]由此，即使基于上位处理的运算处理早于第2期间Q2[k]的开始而结束，也能够避免作为该运算处理的运算结果的第1数据Datal[k+Ι]在第2期间Q2[k]内被与逆变器用载波K2进行比较的情况。[0160]步骤S106的判断结果是肯定的情况是该运算处理长于第2期间Ql[k]的期间长度的情况。由此，图7与该情况相当。该情况下，通过步骤S107解除中断指令R2重置中断标志），并利用步骤S108在上位中断处理中将第1数据Datal[k+Ι]写入到缓冲寄存器BuffReg中。[0161]叙述执行步骤S107的理由。如果不利用步骤S107解除中断指令R2的话，则会留下基于该中断指令R2的第1数据Datal[k+Ι]被写入到缓冲寄存器BuffReg中这样的下位中断处理。如果该下位中断处理被执行，则在步骤S108中第1数据Datal[k+Ι]被写入到缓冲寄存器BuffReg从而上位中断处理结束后，会利用下位中断处理再次将第1数据Datal[k+Ι]写入缓冲寄存器BuffReg中，从而导致处理变得冗余。由此，要执行步骤S107。[0162]接下来，叙述执行步骤SlOl的理由。如果不执行步骤SlOl，则会由于与上位中断处理的开始一同产生的中断指令R2而导致中断标志被设置。如果置之不理的话，则步骤S106的判断会始终为肯定性的。在这样的情况下，在上位处理中的运算处理中不存在新的中断指令R2时也执行步骤S107，S108。[0163]例如，在图8中，第1数据Datal[n+1]在“新的”中断指令R2产生的定时之前被写入到缓冲寄存器BuffReg中。于是，在之后的一致时刻J[n]进行的从缓冲寄存器BuffReg向比较寄存器CompReg的转送中，应该转送在第2期间Q2[n]采用的第2数据Data2[n]，但却转送了第1数据Datal[n+1]。这样的话，则在第2期间Q2[n]无法使逆变器22适当地动作。如上所述，由于事先不明确运算处理所花费的时间是长于第2期间Ql还是短于第2期间Ql，因此，通过执行步骤SlOl以确保第2期间Q2[η]中的逆变器22的适当的动作。[0164]通过以上那样，在第1方法中，[0165]a在第1期间P[k]中的运算处理开始之后且该运算处理结束之前存在边界时刻时（该边界时刻是一致时刻J[k]，当该运算处理迟于该边界时刻结束时，参照图7，在该运算处理结束时之后参照步骤S108，将第1数据Datal[k+Ι]存储到缓冲寄存器BufTReg中，[0166]⑹当不存在边界时刻时（S卩，该运算处理早于一致时刻J[k]结束时:参照图8，通过基于在该运算处理结束后的最初的边界时刻产生的中断指令R2进行的下位中断处理，将第1数据Datal[k+Ι]存储到缓冲寄存器BuffReg中。[0167]更具体来说，在第1方法中，[0168]al在第1期间P[k]中的运算处理开始之后且在该运算处理结束前存在一致时刻J[k]时，在该运算处理结束时，将第1数据Datal[k+Ι]存储到缓冲寄存器BuffReg中。[0169]并且，通过采用第1方法，在第1期间P[k+1]开始前，将通过第1期间P[k]中的运算处理得到的数据中的第1数据Datal[k+1]存储在缓冲寄存器BuffReg中，并且，以第1期间P[k+Ι]的开始作为契机，将第2数据Data2[k+Ι]存储在缓冲寄存器BuffReg中。[0170]由此，在第1期间P[k]内，交替地向逆变器控制部12传送第1数据datal和第2数据Data2〇[0171]如上所述，在边界时刻，将缓冲寄存器BuffReg所存储的内容转送给比较寄存器CompReg。然后，进行比较寄存器CompReg所存储的内容、更具体来说是逆变器用阈值Dpwml和第2期间长度Tinvl或逆变器用阈值Dpwm2和第2期间长度Tinv2以及采样定时信号Tad与逆变器用载波K2之间的比较。由此，能够适当地对逆变器用载波K2与比较寄存器CompReg所存储的内容进行比较，并且，能够利用一个互补PWM调制器实现二分割控制。[0172]由此，能够使用一个互补PWM定时器和通用P丽定时器实现同步PWM调制，而无需CPLD、FPGA等逻辑1C。[0173]而且，能够在不依赖于运算处理所需的处理时间的情况下容易地构成恒定的控制周期的控制系统。[0174]b-4本实施方式的第2方法。[0175]图10和图11是示出本实施方式的第2方法的动作的时序图，采用与上述b-3相同的标号。[0176]图10对应于图7,例示出求第1数据Datal和第2数据Data2的运算处理长于第2期间Ql的期间长度的情况，图11对应于图8,例示出求第1数据Datal和第2数据Data2的运算处理短于第2期间Ql的期间长度的情况。[0177]图12是示出第2方法中的上位中断处理的动作的流程图，由运算处理部10来执行上述动作。另外，下位中断处理与第1方法同样，是向缓冲寄存器BuffReg写入第1数据Datal〇[0178]第2方法由删除了第1方法中的步骤S106〜S108后的流程图来表示。即，步骤SlOl〜S105结束后，上位中断处理结束，运算处理部10的处理返回到主程序。[0179]当运算开始后产生新的中断指令R2这里所说的“新的”与第1方法中的“新的”同样，是在步骤SlOl中解除了的“在中断指令R2之后产生”的含义时，作为由此产生的下位中断处理，第1数据Datal被写入到缓冲寄存器BuffReg中。在图10、图11中均将上述写入作为第1数据Datal[n+1]，Datal[n+2]示出。[0180]上位中断处理与在其运算处理中是否产生了“新的”中断指令R2无关，优先执行上位中断处理，而不执行根据该中断指令R2的下位中断处理。由此，如图11所示，即使第1期间P[k]内的运算处理早于一致时刻J[k]结束，也在“新的”中断指令R2产生的一致时刻J[k]的定时之后将第1数据Datal[k+Ι]写入到缓冲寄存器BuffReg中。因此，与第1方法同样，能够确保第2期间Q2[n]内的逆变器22的适当的动作。[0181]另外，与第1方法不同，在第2方法中，则在上位中断处理中不进行对缓冲寄存器BuffReg的写入（图9的步骤S108。由此，也无需像步骤S107那样的用于避免冗余写入的处理。对此，根据与在第1方法中进行了说明的相同的理由，在第2方法中也执行步骤S101。[0182]另外，基于能够缩短中断处理所需时间的观点，在第1方法中采用步骤S108是优选的。具体而言，为了减小极小负载时的逆变器22的损耗，优选采用利用变流器21的一个周期进行逆变器22的控制的控制这里暂称作“非分割控制”），而不采用二分割控制。并且，在并用非分割控制与二分割控制的情况下，进行非分割控制时不会发生下位中断处理，从而能够缩短中断处理所需时间。[0183]此外，如图10所示，第1数据Datal[k+Ι]被写入到缓冲寄存器BuffReg中的定时比图7所示的同样的定时偏后。[0184]如以上那样，通过第2方法，第1数据Datal[k+1]也依照上述a，⑹被存储到缓冲寄存器BuffReg中。[0185]更具体来说，在第2方法中，[0186]a2在该运算处理开始之后且在该运算处理结束之前存在作为一致时刻J[k]的边界时刻时，通过基于在该运算处理结束后的最初的边界时刻产生的中断指令R2进行的下位中断处理，将第1数据DataI[k+1]存储到缓冲寄存器BuffReg中。[0187]并且，通过采用第2方法，与第1方法同样，在第1期间P[k+1]开始前，将第1数据Datal[k+Ι]存储到缓冲寄存器BuffReg中，并且，以第1期间P[k+Ι]的开始作为契机，将第2数据Data2[k+Ι]存储到缓冲寄存器BuffReg中。[0188]由此，在第1期间P[k]内，交替地向逆变器控制部12传送第1数据datal和第2数据Data2。由此，与第1方法同样，能够利用一个互补PffM调制器实现二分割控制。[0189]另外，第1方法和第2方法均必须使根据在一致时刻J[k]产生的中断指令R2进行的下位中断处理的所需时间短于第2期间Q2[k+1]的期间长度。这是因为，否则的话，在产生中断指令Rl[k+Ι]的时刻进行的、从缓冲寄存器BuffReg向比较寄存器CompReg的转送就来不及了。[0190]换而言之，这是因为，不能使第2期间Q2[k+1]的期间长度小于下位中断处理的所需时间，而该所需时间比逆变器22的开关的死区时间（deadtime，这通常为几微秒的程度）更短。并且，还无法使第2期间Q2[k+1]的期间长度短于死区时间以下。那样的期间长度的第2期间Q2[k+1]不会对逆变器22所输出的多相交流电流Iv产生影响。[0191]由于时间长度具有这样的关系，因此使第2期间Q2[k+1]的期间长度短于下位中断处理的所需时间以下没有实际意义。即，只要将第2期间Q2[k+1]的期间长度的最小值限制在该所需时间以上即可。[0192][0193]图13是例示本实施方式的逆变器控制部12的结构的一部分的框图。该结构在第1实施方式的逆变器控制部12的结构中的如下方面有所不同：该结构使输入比较器122d的值有所不同，此外，不仅激活比较器122d的输出，还将比较器122a的激活也作为从缓冲寄存器Buffreg向比较寄存器CompReg进行的转送的契机。此外，还添加了“或”门129。[0194]S卩，比较器122d将定时器121的计数值不是像第1实施方式那样地固定的最小值）与比较寄存器123a中存储的值进行比较，在双方一致的情况下，使定时器121进行递增计数。另一方面，与第1实施方式同样，比较器122a将定时器121的计数值与比较寄存器123a中存储的值进行比较，在两者一致的情况下，使定时器121进行递减计数。[0195]并且，在比较器122a，122d中的任意一个比较器激活时，“或”门129产生中断指令R2。即，在本实施方式中，中断指令R2可以有顶部中断，也可以有底部中断。[0196]但是，“或”门129是为了附图中便于说明而示出的，无需设置为实际的构成要素。[0197]此外，也可以使比较器122a与比较器122d统一，将其输出作为从中断指令R2和缓冲寄存器124a，124b，124c向比较寄存器123a，123b，123c的转送指令。该情况下的定时器121具有统一后的比较器122a的输出每次激活就交替发生递增计数递减计数的功能。[0198]图14是例示本实施方式的变流器控制部11的结构的一部分的框图。该结构仅在对第1实施方式的变流器控制部11的结构增加“或”门119、比较器112d并使定时器111作为递增递减计数器发挥功能这方面有所不同。[0199]S卩，比较器112d将定时器111的计数值与固定的最小值例如0进行比较，在两者一致的情况下，使定时器121进行计数。另一方面，与第1实施方式同样，比较器112a将定时器111的计数值与比较寄存器113a中存储的值第1期间长度Tcnv进行比较，在两者一致的情况下，使定时器111进行递减计数。[0200]“或”门119在比较器112a，112d中的任意一个激活时产生中断指令Rl。即，在本实施方式中，与中断指令R2中的表述同样地来表述中断指令Rl，中断指令Rl可以说是有顶部中断，也有底部中断。[0201]另外，“或”门119是为了附图中便于说明而示出的，无需设置为实际的构成要素。[0202]另外，从缓冲寄存器114a，114c向比较寄存器113a，113c进行的转送的定时与第1实施方式同样，与中断指令Rl的产生同时。但是，与第1实施方式不同，比较器112a的输出不直接作为中断指令Rl发挥功能。这里，例示出采用中断指令Rl作为从缓冲寄存器114a，114c向比较寄存器113a，113c的转送指令的情况。[0203]这样的变流器控制部11、逆变器控制部12也与第1实施方式的变流器控制部11、逆变器控制部12同样，可通过被通称为多功能定时器脉冲单元的公知的结构来实现。[0204]根据上述结构，中断指令Rl为基于变流器用载波Kl的底部中断和顶部中断，中断指令R2为基于逆变器用载波K2的底部中断和顶部中断。[0205]图15是示出本实施方式的动作的时序图。图15中，与图7、8同样，关于第k周期中的各个量，在表示该各个量的标号的后面附注标号[k]。[0206]这里，为了简单起见，以用于求第1数据Datal[k+1]和第2数据Data2[k+1]的第1期间P[k]中的运算处理长于第2期间Ql[k]且当然短于第1期间P[k]的情况为例进行说明。但是，考虑到第1期间P[k]内的运算处理也可能短于第2期间Ql[k]的情况，优选的是，采用第1实施方式所示的第1方法和第2方法中的任意一个方法。[0207]在本实施方式中，定时器111，121也同步地动作，使得变流器用载波Kl与逆变器用载波K2同步。[0208]由于定时器111作为递增递减计数器发挥功能，因此，在表观上，变流器用载波Kl不呈锯齿波，而是呈三角波。[0209]图15中，根据针对变流器用载波Kl的、作为底部中断的中断指令Rl[η]，将在第1期间Ρ[η-1]已经求出的、作为变量保持的第2数据Data2[n]写入到缓冲寄存器BuffReg中。但是，在该写入之前，在与中断指令Rl[η]相同的定时，将第1数据Datal[η]从缓冲寄存器BuffReg转送给比较寄存器CompReg。由此，对从第2期间Ql[η]的刚开始第1数据Datal[η]具有的各个量未图示与第2期间Ql[η]中的逆变器用载波Κ2进行比较。[0210]在与中断指令Rl[η]相同的定时，变流器用载波Kl开始上升，从而第1期间Ρ[η]开始。[0211]第1数据Datal[η]具有的第2期间长度Tinvl[η]省略图示）用于规定逆变器用载波K2的最小值。由于逆变器用载波K2在第2期间Ql[η]下降，因此，由第2期间长度Tinvl[η]决定第2期间Ql[η]的结束时间。对第2期间长度Tinvl[η]设定与变流器用载波Kl从最小值例如0直到到达变流器用阈值Ccnv的时间相对应的值，在一致时刻J[n]，逆变器用载波Κ2上升。[0212]第2期间Q2[η]从一致时刻J[η]开始。在一致时刻J[η]中，将第2数据Data2[η]从缓冲寄存器BuffReg转送给比较寄存器CompReg，因此，对从第2期间Q2[η]的刚开始第2数据Data2[η]具有的各个量未图示与第2期间Q2[η]内的逆变器用载波Κ2进行比较。[0213]第2数据Data2[η]具有的第2期间长度Tinv2[η]未图示）用于规定逆变器用载波Κ2的最大值。由于逆变器用载波Κ2在第2期间Q2[η]上升，因此，由第2期间长度Tinv2[η]决定第2期间Q2[η]的结束时间。[0214]对第2期间长度Tinv2[η]设定与变流器用载波Kl从变流器用阈值Ccnv直到到达最大值这与第1期间长度Tcnv相当）的时间相对应的值，逆变器用载波Κ2的结束时间与变流器用载波Kl到达该最大值的时刻一致。在该时刻，变流器用载波Kl开始下降，第1期间Ρ[η]结束，第1期间Ρ[η+1]开始。[0215]通过以上那样，第1期间Ρ[η]被第2期间Ql[n]，Q2[n]—分为二。第1期间Ρ[η+1]也与第1期间Ρ[η]同样，被第2期间Ql[n+l]，Q2[n+l]—分为二。这样，在本实施方式中，也能够进行二分割控制。[0216]与第1实施方式不同，变流器用载波Kl在第1期间P[n]上升，在第1期间P[n+1]下降。并且，可以理解为，在通过将一个第1期间P[k]—分为二而形成的第2期间Ql[k]，Q2[k]的各个中，逆变器用载波K2不是三角波，而是单一锯齿波。即，变流器用载波Kl每第1期间P[k]交替地反复进行单调递增和单调递减，逆变器用载波K2每第2期间Ql[k]，Q2[k]交替地反复进行单调递增和单调递减。[0217]并且，将应在第2期间Q2[k]与逆变器用载波K2进行比较的第2数据Data2[k]在其紧前面的第2期间Ql[k]的开头存储到缓冲寄存器BuffReg中，并在第2期间Q2[k]的开头转送给比较寄存器CompReg。由此，能够适当地得到第2期间Q2[k]内的逆变器用开关信号Sinv0[0218]同样地，将应在该第2期间Ql[k+Ι]与逆变器用载波K2进行比较的第1数据DataUk+1]在其紧前面的第2期间Q2[k]即将结束之前存储到缓冲寄存器BuffReg中，并在第2期间Ql[k+Ι]的开头转送给比较寄存器CompReg。由此，能够适当地得到第2期间Ql[k+Ι]中的逆变器用开关信号Sinv。[0219]这样，在本实施方式中，也与第1实施方式同样，在边界时刻，将缓冲寄存器BuffReg所存储的内容转送给比较寄存器CompReg。然后，进行比较寄存器CompReg所存储的内容、更具体来说是逆变器用阈值Dpwml和第2期间长度Tinvl或逆变器用阈值Dpwm2和第2期间长度Tinv2以及采样定时信号Tad与逆变器用载波K2之间的比较。由此，能够利用一个互补PffM调制器实现二分割控制。[0220]在本实施方式中，与第1实施方式相比较，如果上位运算处理所需时间较短，则能够使该处理的次数加倍。由此，能够使更新逆变器用开关信号Sinv的次数加倍，从而改善多相交流电流Iv的响应性。[0221][0222]在本实施方式中，变流器控制部11的结构采用第1实施方式中所采用的结构（图3，逆变器控制部12的结构采用第2实施方式中所采用的结构（图13中例示）。[0223]由此，变流器用载波Kl呈以第1期间长度Tcnv为周期的锯齿波，逆变器用载波K2每第2期间Ql[k]，Q2[k]交替地反复进行单调递增和单调递减。[0224]图16是示出本实施方式的动作的时序图。图16中，与图7、8同样，关于第k周期中的各个量，在表示该各个量的标号的后面附注标号[k]。[0225]在本实施方式中，也与第2实施方式同样，为了简单起见，以用于求第1数据Datal[k+Ι]和第2数据Data2[k+Ι]的第1期间P[k]中的运算处理长于第2期间Ql[k]且当然短于第1期间P[k]的情况为例进行说明。但是，考虑到第1期间P[k]中的运算处理也可能短于第2期间Ql[k]的情况，与第2实施方式同样，优选的是，采用第1实施方式所示的第1方法和第2方法中的任意一个。[0226]在本实施方式中，定时器111，121也同步地动作，使得变流器用载波Kl与逆变器用载波K2同步。[0227]图16中，变流器用载波Kl在第1期间P[n_l]，P[n+l]与第2实施方式所示的图15不同，正在上升。另一方面，逆变器用载波K2的波形与第2实施方式同样，属于不同的第1期间且相邻的第2期间、例如第2期间Q2[n-1]，Q1[η]以双方间的边界时刻为轴在时间轴上线对称。第2期间Q2[n]，Ql[n+l]也具有同样的对称性。[0228]在第2实施方式中，使变流器用载波Kl在表观上是对称三角波，由此来维持上述对称性。因此，在本实施方式中，为了得到上述对称性，除了变流器用阈值Cnv之外，也采用变流器用阈值CnvB。[0229]具体而言，设变流器用载波Kl的最大值为1这例如通过设第1期间长度Tcnv=I来实现），变流器用载波Kl的最小值为0这例如通过设利用比较器112a对定时器111进行了重置时的计数值为〇来实现时，求出CcnvB=l-Ccnv。例如由运算处理部10来进行上述计算。然后，只要将变流器用阈值CcnVB，CcnV交替地输入缓冲寄存器114c参照图3即可。[0230]这样，与第2实施方式同样，在边界时刻，将缓冲寄存器BuffReg所存储的内容转送给比较寄存器CompReg。然后，进行比较寄存器CompReg所存储的内容、更具体来说是逆变器用阈值Dpwml和第2期间长度Tinvl或逆变器用阈值Dpwm2和第2期间长度Tinv2以及采样定时信号Tad与逆变器用载波K2之间的比较。由此，能够利用一个互补PWM调制器实现二分割控制。[0231]而且，定时器111只要具有递增计数器这样的一般功能即可，因此，实施本实施方式所采用的通用PWM定时器的选项范围广泛。这在有效地灵活运用本实施方式所采用的单片机的资源方面是有利的。[0232][0233]在第4实施方式中，对变流器21将三相交流电压转换为直流电压Vdc时的动作进行说明。[0234]图17是例示本实施方式中所采用的电力变换器2的结构的框图。该电力变换器2的变流器21采用电流型变流器，逆变器22则采用电压型逆变器。上述结构本身在非专利文献3及专利文献3中是公知的。[0235]变流器21与逆变器22由直流电源线LH，LL进行连接。由于直流电压Vdc的差，直流电源线LH的电位高于直流电源线LL的电位。[0236]也可以在直流电源线LH，LL之间设置非专利文献4中所例示的应用了非线性电容器的钳位电路。在非分割控制的情况下，在该钳位电路中，使与电容器串联连接的开关导通。[0237]变流器21具有输入端Pr，Ps，Pt，上述输入端Pr，Ps，Pt与三相交流电源83连接，针对每相输入三相交流电压Vr，Vs，Vt。可以将三相交流电源83理解为图1的交流电源8的一例。[0238]变流器21以被划分成第1区間和第2区間的周期对从输入端Pr，Ps，Pt提供的线电流Ir，Is，It进行整流，然后将直流电流Idc输入直流电源线LH，LL间。[0239]第1期间是如下这样的期间：将在输入端Pr，Ps，Pt中的、被施加呈最大相的交流电压和呈最小相的交流电压的一对中流过的电流，作为直流电流Idc提供至直流电源线LH，LL间。[0240]第2期间是如下这样的期间：将在输入端Pr，Ps，Pt中的、被施加呈中间相的交流电压和呈最小相的交流电压的一对中流过的电流，作为直流电流Idc提供至直流电源线LH，LL间。[0241]变流器21具有开关Qxp，Qxn其中，X代表r，s，t。以下同样）。开关Qxp设置在输入端Px与直流电源线LH之间。开关Qxn设置在输入端Px与直流电源线LL之间。[0242]开关Qxp，Qxn均具有反向阻断能力，图17中，将上述开关Qxp，Qxn例示为RB-IGBTReverseBlockingIGBT，逆阻IGBT。[0243]开关Qxp，Qxn分别被输入开关信号Sxp，Sxn。与开关信号Sxp的激活不激活对应地导通不导通开关Qxp，并且，与开关信号Sxn的激活不激活对应地导通不导通开关Qxn。由此，开关信号Sxp，Sxn构成变流器用开关信号Scnv。[0244]逆变器22具有连接点?11，？1?«。逆变器22利用基于脉冲宽度调制的开关模式对直流电压Vdc进行开关，从连接点Pu，Pv，Pw输出（三相的）多相交流电流Iv。[0245]逆变器22具有三个电流路径，该三个电流路径在被施加直流电压Vdc的直流电源线LH，LL之间彼此并联地连接。[0246]逆变器22具有开关Qyp，Qyn其中，y代表u，v，w。以下同样）。该电流路径具有连接点Py、上臂侧的开关Qyp、以及下臂侧的开关Qyn。二极管Dyp，Dyn分别与开关Qyp，Qyn反向并联连接。这里，“反向并联”是指，两个元件并联连接且两个元件的导通方向彼此相反的情况。[0247]开关Qyp，Qyn分别被输入开关信号Syp，Syn。与开关信号Syp的激活不激活对应地导通不导通开关Qyp，并且，与开关信号Syn的激活不激活对应地导通不导通开关Qyn。由此，开关信号Sxp，Sxn构成变流器用开关信号Scnv。[0248]基于开关信号5邱，5奶，57?，5711的变流器21、逆变器22的动作本身在例如专利文献3以及非专利文献1〜3等中是公知的，因此，省略详细的说明。其中，对作为本实施方式的说明前提的部分简单地进行说明。[0249]现在，假定电压Vt为最小相而电压Vr，Vs分别为最大相和中间相的情况。根据相电压波形的对称性，利用相顺序的交替以及开关QXp，Qxn的相互的交替而使这样的假定不失一般性。[0250]并且，在这样进行假定的情况下，线间电压Vr-Vt、（Vs-Vt均为正，将上述线间电压Vr-Vt、（Vs-Vt选择性地作为直流电压Vdc输出。通过在开关Qrp、Qtn接通on而开关Qrn、Qtp断开off的第1状态与开关Qtn、Qrp接通而开关Qtp、Qsn断开的第2状态之间进行选择来实现这样的选择性的输出。维持第1状态的期间是上述第1区间，维持第2状态的期间是上述第2区间。并且，第1状态与第2状态之间的切换可以被理解为伴随着电压Vr，Vs，Vt中的最大相、中间相、最小相的替换的变流器21的换流。[0251]图18是示出采用根据专利文献3和非专利文献3而公知的技术时的电力变换器2的动作的曲线图，为了与本实施方式进行比较而示出。变流器21的换流的定时可根据对称三角波CU通流比D6和D4=l-D6决定。设对称三角波的周期为ts，最大值为1，最小值为0时，第1区间的长度为D6·ts，第2区间的长度为D4·ts，且分别连续地存在。[0252]通过将信号波Vr*，Vs*，Vt*设定为电压型的梯形波，从而根据两个电压矢量来进行变流器21的换流。由此，在对称三角波Cl等于一个通流比的一方、例如等于通流比D4的时刻，变流器21进行换流。如专利文献3所示，这样的变流器21的换流是利用进行电流型门转换而得到的变流器21的开关模式实现的。[0253]优选如何选定通流比D4、D6是公知的，因此，这里进行省略。其中，在上述“b-2比较例的动作说明”中进行了说明的第1期间长度Tcnv、变流器用载波KU变流器用阈值Ccnv分别对应于周期ts、对称三角波CU通流比D4参照图6。[0254]图18中，对称三角波C2取最小值0和最大值1。将对称三角波C2与电压指令值041_d〇-d4、D4l-dO、D4+D6·dO、D4+D6dO+d4进行比较。值d0，d4，d6是针对逆变器22的动作的信号波，在对称三角波Cl中表示分别采用电压矢量VO，V4，V6的期间的比例。这里，设d0+d4+d6=1，例示出采用所谓的二相调制的情况。[0255]在上述“b-2比较例的动作说明”中进行了说明的逆变器用载波K2、逆变器用阈值Dpwm分别对应于对称三角波C2、电压指令值渗照图6。在不采用二相调制的情况下，进一步采用电压指令值D4l-d〇-d4-d6、D4+D6d0+d4+d6作为与对称三角波C2进行比较的对象。[0256]电压指令值D41-dO比通流比D4小值D4·d0,电压指令值D4+D6·d0比通流比D4大值D6·d0。此外，电压指令值D4l-d〇-d4比通流比D4小值D4d0+d4，电压指令值D4+D6d0+d4比通流比D4大值D6d0+d4。[0257]由此，通过使用上述电压指令值，逆变器22在通过将周期ts—分为二而形成的第1区间和第2区间中的任何一个区间中均根据取比d0:d4:l-d〇-d4的期间所采用的电压矢量VO，V4，V6进行动作。并且，在包含变流器21进行换流的定时的区间中采用电压矢量VO，使得变流器21在不流过直流电流Idc的状态下进行换流。这从减小变流器21换流中的损耗的观点来看是优选的。[0258]另外，图18中，对于没有通过逆变器22侧的动作而流过直流电流Idc、线电流Ir，Is，It的区域施加阴影线来示出。[0259]此外，对于开关信号5卯，5^，5耶，则分别利用曲线图的高低来表示接通断开。另外，由于开关信号Sun，Svn，Swn分别与开关信号Sup，Svp，Swp死区时间除外）互补地接通断开，因此进行省略。[0260]这样，图18表示通过上述的二分割控制实现的动作。另外，图6所示的中断指令R2产生的定时在图18中示出为以标号int示出的信号的下降。[0261]图19是示出在本实施方式中应用第1实施方式所示的控制时的电力变换器2的动作的曲线图。[0262]变流器用载波Kl通过与和第1实施方式所说的变流器用阈值Ccnv相当的通流比D6进行比较而进行换流。变流器用载波Kl在与第1期间长度Tcnv相当的周期ts中呈反复的锯齿波，这里例示出在上升时倾斜的锯齿波。[0263]第1区间及其长度D6·ts分别与第2期间Ql和第2期间长度Tinvl相当。第2区间及其长度D4·ts分别与第2期间Q2和第2期间长度Tinv2相当。[0264]由于信号波Vr*，Vs*，Vt*是电压型的梯形波，因此，以与图18所示的情况相同的电压矢量进行这样的变流器21的换流，变流器21的开关模式也与图18所示的比较例相同。由此，在本实施方式中得到的线电流Ir，Is，It也与图18所示的比较例相同。[0265]在与第2期间Q2相当的第1区间中，将逆变器用载波K2与和第1实施方式所说的逆变器用阈值Dpwm相当的电压指令值D6·dO，D6dO+d4，D6进行比较。其中，由于第2期间Ql的长度由第2期间长度Tinvl决定，因此，逆变器用载波K2在第1区间中以电压指令值D6作为最大值。并且，由于这里采用二相调制，因此，可以省略作为逆变器用载波K2的比较对象的电压指令值D6d0+d4+d6=D6。这样的省略的有无与有时存在三种逆变器用阈值Dpwm、还有时存在两种逆变器用阈值Dpwm的情况相当。[0266]在与第2期间Q2相当的第2区间中，将逆变器用载波K2与和第1实施方式所说的逆变器用阈值Dpwm相当的电压指令值D4·dO，D4dO+d4，D6进行比较。其中，由于第2期间Q2的长度由第2期间长度Tinv2决定，因此，逆变器用载波K2在第2区间中以电压指令值D4作为最大值。由此，可以省略作为逆变器用载波K2的比较对象的电压指令值D4=D4dO+d4+d6。这样的省略的有无还与有时存在三种逆变器用阈值Dpwm、还有时存在两种逆变器用阈值Dpwm的情况相当。[0267]可知的是，关于这样得到的采用电压矢量V0，V4，V6的期间，如果通流比D4，D6和值d0，d4，d6不发生变更，则能够与图18所示的的情况相同地来获得电压矢量。另外，图7所示的中断指令R2产生的定时在图19中示出为以标号int示出的信号的下降。[0268]可知的是，通过以上那样，当变流器21将三相交流电压Vr，Vs，Vt转换为直流电压Vdc且逆变器22输出多相交流电流Iv时，可以应用第1实施方式。[0269]这样，逆变器用开关信号Sinv所需的互补PffM调制器只要一个即可。此外，由此，与专利文献3所示的情况不同，无需对第1区间的逆变器用开关信号Sinv与第2区间的逆变器用开关信号Sinv进行合成。[0270]此外，在图19所示的曲线图中，可知的是，即使在变流器用载波Kl的倾斜度相反、即下降时倾斜的情况下，也能够得到同样的结果。由此可知:变流器用载波Kl在表观上为三角波的第2实施方式也能够应用于本实施方式。[0271]当然，第3实施方式也能够应用于本实施方式。其中，该情况下，与在第3实施方式中进行了说明的变流器用阈值CcnV，CcnVB同样，将变流器用载波Kl与通流比D6，D4彼此进行比较。[0272][0273]在第5实施方式中，说明变流器21将单相交流电压转换为直流电压Vdc时的动作。[0274]图20是例示本实施方式中所采用的电力变换器2的结构的框图。在该电力变换器2中，变流器21采用由全波整流二极管电桥构成的整流电路，逆变器22则采用电压型逆变器。该电力变换器2还具有电力缓冲电路4。上述结构本身在专利文献4等中是公知的。[0275]变流器21与单相交流电源81连接。可以将单相交流电源81理解为图1的交流电源8的一例。[0276]变流器21和电力缓冲电路4与逆变器22通过直流电源线LH，LL彼此并联连接。直流电源线LH被施加高于直流电源线LL的电位。[0277]变流器21具有构成桥电路的二极管D31〜D34。变流器21对从单相交流电源81输入的单相交流电压Vin进行单相全波整流而将其转换为整流电压Vrec=IVin|，并将该整流电压Vrec=IVinI输出至直流电源线LH，LL之间。变流器21从单相交流电源81输入电流irec〇[0278]电力缓冲电路4具有放电电路4a和充电电路4b且在直流电源线LH，LL之间交换电力。放电电路4a包含电容器C4,充电电路4b对整流电压Vrec进行升压后对电容器C4进行充电。[0279]放电电路4a还包含与二极管D42反向并联连接的晶体管（这里为绝缘栅双极晶体管：以下简称为“IGBT”）Sc。晶体管Sc相对于电容器C4位于直流电源线LH侧，且与电容器C4一起串联连接在直流电源线LH，LL之间。可以将晶体管Sc和二极管D42汇总成一个开关Sc来理解。利用开关Sc的导通而使电容器C4放电从而将电力传递至直流电源线LH，LL间。根据来自电力变换器控制装置1的信号SSc来控制开关Sc的开闭。另外，在非分割控制的情况下，使开关Sc导通。[0280]充电电路4b例如包含二极管D40、电抗器L4以及晶体管（这里为IGBTSl。二极管D40具有阴极和阳极，该阴极连接于第1开关与电容器C4之间。关于上述结构，已知有所谓的升压斩波器。晶体管Sl与二极管D41反向并联连接，可以将二者汇总成一个开关Sl来理解。[0281]利用充电电路4b对电容器C4进行充电，在电容器C4中产生高于整流电压Vrec的两端电压Vc。即，电力缓冲电路4作为升压电路发挥功能，该电力缓冲电路4对直流电压Vdc是否起作用由开关Sc决定。利用开关Sc的开闭而对作为在直流电源线LH，LL中流过的直流电流Idc是从电力缓冲电路4流过、还是从全波整流二极管桥流过进行切换。[0282]由于电力缓冲电路4的输出也是直流电压，因此，可以将电力缓冲电路4也包含在变流器21中来考虑。该情况下，可以理解为:变流器21利用开关Sc的开闭来进行对直流电流Idc的换流。[0283]逆变器22的结构和动作与第4实施方式中的结构和动作相同，因此，这里省略说明。[0284]图21是示出图20所示的电路的等效电路的电路图。在该等效电路中，电流irecl被等效地表示为当开关Srec导通时经由该开关Srec的电流irecl。同样地，放电电流ic被等效地表示为当开关Sc导通时经由该开关Sc的电流ic。[0285]此外，在逆变器22中，当连接点Pu，Pv，Pw共同与直流电源线LH，LL中的任意一方连接时经由逆变器22流向负载3的电流也被等效地表示为当开关Sz导通时经由该开关Sz流过的零相电流iz。此外，在图21中，表示为构成充电电路4b的电抗器L4、二极管D40和开关Sl，并附注在电抗器L4中流过的电流i1。[0286]在这样得到的等效电路中，分别导入开关Srec，Sc，Sz导通的占空比dree，dc，dz，1代〇+1〇+12=1成立。其中，0[0314]关于第5实施方式，对使用瑞萨Renesas公司生产的单片机RX62T的情况进行说明。如表1所示，单片机RX62T可使用8Ch的多功能定时器脉冲单元（以下“MTU”）中的MTU3、4和MTU6、7来构成两组互补PffM调制器详细情况参照例如非专利文献4,5等）。[0315]这里，对于通过MTU3、4实现的逆变器22侧的互补P丽调制器，使用MTUO，并用开关Sc的锯齿波调制，利用定时器的同步启动功能实现了同步化。[0316][表1][0318]更具体来说，在MTUO中采用PffMl模式，存储在比较寄存器TGRA，TGRB中的值SSc*，carr*分别为根据被写入到缓冲寄存器TGRC，TGRD中的值SScO*，carrO*转送的值，分别对应于变流器用阈值Ccnv和第1期间长度Tcnv。[0319]MTUO从输入输出端子MTT0CCA输出与变流器用开关信号Scnv相当的信号SSc，对第5实施方式的开关Sc的开闭进行控制。具体而言，当信号SSc为“H”时，开关Sc导通，当信号SSc为“L”时，开关Sc不导通。[0320]在MTU3、MTU4中则采用互补P丽模式。在MTU3的比较寄存器TGRB中、MTU4的比较寄存器TGRA中、TGRB中存储的值U*，V*，W*分别是从被写入到MTU3的缓冲寄存器TGRE中、MTU4的缓冲寄存器TGRC中、TGRD中的值UO*，VO*，WO*转送的值，分别对应于逆变器用阈值Dpwm。存储在MTU3的比较寄存器TGRA中的值carr+td为根据存储在MTU3的缓冲寄存器TGRC中的值carr+tdO转送的值，对应于第2期间长度Tinv。[0321]从MTU3的输入输出端子]\0'10038、]\0'10〇30，]\^1]4的输入输出端子]\0'10〇4八、MTI0C4B，MTI0C4C，MTI0C4D分别输出相当于开关信号Sup，Sun，Svp，Svn，Swp，Swn的信号U，X，V，W，Y，Z。从MTU3的输入输出端子MTI0C3A输出与对应于第2期间Q1，Q2的周期同步的切换输出（Toggleoutputcarr〇[0322]另外，上述的MTUO，MTU3，MTU4的比较寄存器、缓冲寄存器均通过定时器通用寄存器表1中记述为标号“TGR”）来实现。[0323]图24是示出电力缓冲电路4对直流电压Vdc起作用的期间（期间tc是不起作用的期间（期间tree’）的13时的、切换输出carr，信号55：，1]，乂，¥，1，¥，2的动作的曲线图。这些信号均为“H”激活active。[0324]设值SScO*为值carrO的13,并将上述值传送给MTUO的缓冲寄存器。在MTU3、MTU4中，在与逆变器用载波K2的底部相当的切换输出carr的上升沿，逆变器用载波K2的周期被更新。由此实现了变流器21与逆变器22之间的同步PffM控制。[0325]并且，可知的是，在信号U，V，W为“H”、信号X，Y，Z为“L”的期间（与电压矢量VO相当）内，切换输出carr上升，开关Sc被切换。由此，在不流过直流电流Idc的时刻进行开关Sc的开闭，因此，减小了该开闭中的损耗。[0326]另外，图24中，没有标明对期间tz2的处理。但是，关于对零占空比dz的考虑，例如通过设存储在MTU3的缓冲寄存器TGRC中的值carr+tdO中的、与值tdO相当的部分为dz·ts而能够进行考虑。[0327]此外，图24中，例示出逆变器22根据信号1]，乂，¥，1，¥，2而以三相调制进行动作的情况。但是，从减小逆变器22的开关损耗的观点来看，采用二相调制是优选的。[0328]上述实施方式能够在不妨碍各个功能的范围内彼此组合变形。上述变形也包含在本发明中。[0329]此外，在上述实施方式和变形中，当然可以将电力变换器控制装置1本身理解为发明，而且还可以将用于控制具有变流器控制部11、逆变器控制部12的电力变换器控制装置1的控制方法理解为本发明。[0330]虽然详细地说明了本发明，但是，上述说明在全部方面均是例示，本发明并不限于此。可以理解为，可以在不脱离本发明的范围的情况下想到未例示的无数变形例。

权利要求：1.一种电力变换器控制装置（I，其控制电力变换器2，所述电力变换器2具有:变流器21，其进行交流直流转换；和逆变器22，其从所述变流器输入直流电压Vdc而提供多相交流电流Iv，其中，所述电力变换器控制装置⑴具有：变流器控制部（11，其在具有第1期间长度Tcnv而重复的各个第1期间G5中，根据变流器用载波Kl与变流器用阈值Ccnv之间的比较结果而输出决定所述变流器的开关的变流器用开关信号Scnv;和逆变器控制部（12，其在与所述变流器用载波同步且具有第2期间长度Tinv而重复的各个第2期间Q1，Q2中，根据逆变器用载波K2与逆变器用阈值Dpwm之间的比较结果而输出决定所述逆变器的开关的逆变器用开关信号Sinv，在所述第1期间内，交替地向所述逆变器控制部提供第1数据（datal和第2数据data2，所述第1数据datal包含第1值Tinvl和与具有所述第1值作为所述第2期间长度的所述第2期间Ql对应的所述逆变器用阈值Dpwml，所述第1值Tinvl表示从所述第1期间的开始时刻起至所述变流器用载波取所述变流器用阈值的时刻即一致时刻J为止的时间的长度，所述第2数据data2包含第2值Tinv2和与具有所述第2值作为所述第2期间长度的所述第2期间Q2对应的所述逆变器用阈值Dpwm2，所述第2值Tinv2表示从所述一致时刻起至所述第1期间的结束时刻为止的时间的长度。2.根据权利要求1所述的电力变换器控制装置，其中，所述电力变换器控制装置还具有运算处理部（10，该运算处理部（10按照每个所述第1期间进行得到关于一对所述第2期间的所述第1数据datal和所述第2数据data2的运算处理，所述逆变器控制部（12具有：缓冲寄存器（124a，124c，其存储所述逆变器用阈值（Dpwm和所述第2期间长度Tinv；比较寄存器（123a，123c，在作为所述第2期间彼此的边界的时刻即边界时刻，所述缓冲寄存器所存储的内容被转送到该比较寄存器123a，123c;计时器（121，其生成计数值，该计数值与存储在所述比较寄存器中的所述第2期间长度进行比较后成为所述逆变器用载波K2;以及开关信号生成部（128，其根据存储在所述比较寄存器中的所述逆变器用阈值与所述逆变器用载波之间的所述比较结果，生成所述逆变器用开关信号Sinv，通过一个所述第1期间（P[k]中的所述运算处理得到的所述第1数据Datal[k+Ι]在另一个所述第1期间P[k+1]开始之前被存储到所述缓冲寄存器中，通过所述一个所述第1期间的所述运算处理得到的所述第2数据Data2[k+1]以所述另一个所述第1期间的开始作为契机而被存储到所述缓冲寄存器中，所述另一个所述第1期间紧接在所述一个所述第1期间之后。3.根据权利要求2所述的电力变换器控制装置，其中，a在所述运算处理开始之后且所述运算处理结束之前存在所述边界时刻时，在所述运算处理结束时之后，将所述第1数据Datal存储到所述缓冲寄存器中；b在所述运算处理开始之后且所述运算处理结束之前不存在所述边界时刻时，通过基于在所述运算处理结束后的最初的所述边界时刻产生的中断指令进行的处理，将所述第1数据Datal存储到所述缓冲寄存器中。4.根据权利要求3所述的电力变换器控制装置，其中，al在所述运算处理开始之后且所述运算处理结束之前存在所述边界时刻时，在所述运算处理结束时，将所述第1数据Datal存储到所述缓冲寄存器中。5.根据权利要求3所述的电力变换器控制装置，其中，a2在所述运算处理开始之后且所述运算处理结束之前存在所述边界时刻时，通过基于在所述运算处理结束后的最初的所述边界时刻产生的中断指令进行的中断处理，将所述第1数据Datal存储到所述缓冲寄存器中。6.根据权利要求1〜5中任一项所述的电力变换器控制装置，其中，所述逆变器用载波K2在各个所述第2期间中呈单一的三角波。7.根据权利要求1〜5中任一项所述的电力变换器控制装置，其中，所述变流器用载波Kl按照每个所述第1期间交替地反复进行单调递增和单调递减，所述逆变器用载波K2按照每个所述第2期间交替地反复进行单调递增和单调递减。8.根据权利要求1〜5中任一项所述的电力变换器控制装置，其中，所述变流器用载波Kl呈以所述第1期间长度Tcnv为周期的锯齿波，所述逆变器用载波K2按照每个所述第2期间交替地反复进行单调递增和单调递减。9.根据权利要求1〜8中任一项所述的电力变换器控制装置，其中，所述变流器21是电流型变流器，其根据所述变流器用开关信号Scnv而在所述一致时刻进行换流。10.根据权利要求1〜8任一项所述的电力变换器控制装置，其中，所述变流器21包含整流电路和升压电路，所述变流器21根据所述变流器用开关信号Scnv来决定所述升压电路是否对所述直流电压Vdc起作用。

百度查询： 大金工业株式会社 电力变换器控制装置

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD