申请/专利权人：株式会社村田制作所

申请日：2016-12-27

公开（公告）日：2020-07-31

公开（公告）号：CN107395168B

主分类号：H03K17/00(20060101)

分类号：H03K17/00(20060101);H03K17/081(20060101);H03F1/30(20060101)

优先权：["20160516 JP 2016-098030"]

专利状态码：有效-授权

法律状态：2020.07.31#授权;2017.12.22#实质审查的生效;2017.11.24#公开

摘要：本发明提供了对因电压或电流的输出切换而产生的特性劣化进行抑制的输出电路。输出电路包括：第1晶体管，第2晶体管，将基准电压和输入电压的差所对应的控制电压进行输出的运算放大器，以及根据控制信号，控制第1输出电压和第2输出电压的输出的开关电路，在控制信号为第1状态的情况下，开关电路将控制电压提供至第1晶体管的栅极，使第1晶体管导通，通过将第1晶体管的漏极与运算放大器电连接，从第1晶体管的漏极输出第1输出电压；在控制信号为第2状态的情况下，开关电路将控制电压提供至第2晶体管的栅极，使第2晶体管导通，通过将第2晶体管的漏极与运算放大器电连接，从第2晶体管的漏极输出第2输出电压。

主权项：1.一种输出电路，其特征在于，包括：第1晶体管，该第1晶体管能从漏极输出第1输出电压或输出电流；第2晶体管，该第2晶体管能从漏极输出第2输出电压或输出电流；运算放大器，该运算放大器将提供至第1输入端子的基准电压和提供至第2输入端子的输入电压的差所对应的控制电压输出；以及开关电路，该开关电路根据控制信号，对所述第1输出电压或输出电流、以及所述第2输出电压或输出电流的输出进行控制，在控制信号为第1状态的情况下，所述开关电路将所述控制电压提供至所述第1晶体管的栅极，使所述第1晶体管导通，通过将所述第1晶体管的漏极和所述运算放大器的所述第2输入端子电连接，从所述第1晶体管的漏极输出与所述基准电压对应的所述第1输出电压或输出电流，在控制信号为第2状态的情况下，所述开关电路将所述控制电压提供至所述第2晶体管的栅极，使所述第2晶体管导通，通过将所述第2晶体管的漏极和所述运算放大器的所述第2输入端子电连接，从所述第2晶体管的漏极输出与所述基准电压对应的所述第2输出电压或输出电流，所述开关电路包括：第1开关，在所述控制信号为所述第1状态的情况下，该第1开关将所述控制电压提供至所述第1晶体管的栅极，在所述控制信号为第2状态的情况下，该第1开关将所述控制电压提供至所述第2晶体管的栅极；第2开关，在所述控制信号为所述第1状态的情况下，该第2开关将所述第1晶体管的漏极和所述运算放大器的所述第2输入端子电连接，在所述控制信号为所述第2状态的情况下，该第2开关将所述第2晶体管的漏极和所述运算放大器的所述第2输入端子电连接；第3开关，在所述控制信号为所述第2状态的情况下，该第3开关将用于使所述第1晶体管截止的第1电压提供至所述第1晶体管的栅极，在所述控制信号为所述第1状态的情况下，该第3开关使所述第1电压停止向所述第1晶体管的栅极提供；第4开关，在所述控制信号为所述第1状态的情况下，该第4开关将用于使所述第2晶体管截止的第2电压提供至所述第2晶体管的栅极，在所述控制信号为所述第2状态的情况下，该第4开关使所述第2电压停止向所述第2晶体管的栅极提供；第1负载，该第1负载在所述第1晶体管的漏极和接地之间电连接；第2负载，该第2负载在所述第2晶体管的漏极和接地之间电连接；第3晶体管，该第3晶体管能从漏极输出第3输出电流；以及第5开关，在所述控制信号为所述第1状态的情况下，该第5开关将所述第1晶体管的栅极电压提供至所述第3晶体管的栅极，在所述控制信号为所述第2状态的情况下，该第5开关将所述第2晶体管的栅极电压提供至所述第3晶体管的栅极，从所述第3晶体管的漏极输出与所述基准电压对应的所述第3输出电流，所述第1负载包括串联连接的第7电阻元件和二极管，所述第2负载包括第8电阻元件。

全文数据：输出电路技术领域[0001]本发明涉及输出电路。背景技术[0002]在手机等移动通信设备中，为了将发送到基站的无线频率RF:RadioFrequency信号的功率放大而利用功率放大电路。在功率放大电路中使用用于向放大器提供偏置电压或偏置电流的偏置电路。功率放大电路具备对应多个工作模式的多个放大器。在这样的功率放大电路中，为了使与工作模式对应的放大器进行动作，而对偏置电压或偏置电流的输出路径进行控制。例如，专利文献1中公开的结构，通过利用开关对提供至放大器的偏置电压进行切换，使与工作模式对应的放大器进行动作。现有技术文献专利文献[0003]专利文献1:日本专利特开2005-217562号公报发明内容发明所要解决的技术问题[0004]根据专利文献1所示的结构，偏置电流流过该开关时，以该开关的导通电阻为起因产生电压降，产生偏置电路的特性劣化的问题。[0005]本发明是鉴于上述情况完成的，其目的在于提供一种对因电压或电流的输出切换而产生的特性劣化进行抑制的输出电路。解决技术问题所采用的技术方案[0006]为了达成上述目的，本发明的一个方面的输出电路，其特征在于，包括：第丨晶体管，该第1晶体管能从漏极输出第1输出电压或输出电流;第2晶体管，该第2晶体管能从漏极输出第2输出电压或输出电流;运算放大器，该运算放大器将提供至第1输入端子的基准电压和提供至第2输入端子的输入电压的差所对应的控制电压输出；以及开关电路，该开关电路根据控制信号，对第1输出电压或输出电流、以及第2输出电压或输出电流的输出进行控制，在控制信号为第1状态的情况下，开关电路将控制电压提供至第1晶体管的栅极，使第1晶体管导通，通过将第1晶体管的漏极和运算放大器的第2输入端子电连接，从第1晶体管的漏极输出与基准电压对应的第1输出电压或输出电流，在控制信号为第2状态的情况下，开关电路将控制电压提供至第2晶体管的栅极，使第2晶体管导通，通过将第2晶体管的漏极和运算放大器的第2输入端子电连接，从第2晶体管的漏极输出与基准电压对应的第2输出电压或输出电流。发明效果[0007]根据本发明，能提供对因电压或电流的输出切换而产生的特性劣化进行抑制的输出电路。附图说明[0008]图1是本发明的第1实施方式的输出电路的电路图。图2是表示本发明的第1实施方式的输出电路的比较例的电路图。图3是本发明的第2实施方式的输出电路的电路图。图4是本发明的第3实施方式的输出电路的电路图。图5是本发明的第4实施方式的输出电路的电路图。图6是本发明的第5实施方式的输出电路的电路图。图7是本发明的第6实施方式的输出电路的电路图。图8是表示本发明的第1实施方式的输出电路的应用例的图。具体实施方式[0009]以下，参照附图对本发明的实施方式进行详细说明。此外，对相同要素标注相同标号，省略重复说明。==第1实施方式==[0010]图1是表示本发明的输出电路的一例的输出电路100A的图。输出电路100A基于规定的基准电压Vref，输出目标电平的输出电压Voutl、Vout2。输出电压Voutl、Vout2例如被用作分别提供至2个功率放大器未图示的偏置电压。[0011]如图1所示，输出电路100A包括:运算放大器0P、开关电路10、以及P沟道MOSFETMetal-oxide-semiconductorFieldEffectTransistor:金属氧化物半导体场效应晶体管）（MP1、MP2。[0012]运算放大器0P中，向反相输入端子第1输入端子提供基准电压Vref，向非反相输入端子第2输入端子提供P沟道MOSFETMP1、MP2的漏极电压Vdl、Vd2的任一个电压输入电压），从输出端子输出控制电压Vcont。利用运算放大器0P的虚短路的效果，运算放大器0P对控制电压Vcont进行控制，使P沟道MOSFETMP1、MP2的漏极电压Vdl、Vd2与基准电压Vref为同电位。此外，基准电压Vref例如能利用带隙基准电压电路未图示来生成。[0013]P沟道MOSFETMPl第1晶体管）中，向源极提供电源电压Vdd，向栅极提供控制电压Vcont，从漏极输出输出电压Voutl第1输出电压）J沟道MOSFETMP1根据栅极电压（=控制电压Vcont和源极电压（=电源电压Vdd的差即栅极源极间电压，从源极向漏极流动电流，输出漏极电压Vdl。[0014]同样地，P沟道MOSFETMP2第2晶体管）中，向源极提供电源电压Vdd，向栅极提供控制电压Vcont，从漏极输出输出电压Vout2第2输出电压hP沟道MOSFETMP2根据栅极电压（=控制电压Vcont和源极电压（=电源电压Vdd的差即栅极源极间电压，从源极向漏极流动电流，输出漏极电压Vd2。[0015]开关电路10通过根据从电路外部提供的控制信号Scont，使各开关进行动作，切换输出电压Voutl、Vout2。开关电路10具备开关5化1、8¥2、3化3、3化4。以下的说明中，针对?沟道MOSFETMP1、MP2的导通和截止，控制信号Scont以1表示导通的状态，0表示截止的状态。[0016]开关SW1第1开关进行动作，使一端与运算放大器0P的输出端子连接，另一端与P沟道MOSFETMP1、MP2的任一方的栅极连接。具体来说，在控制信号Scont为第1状态例如MP1、MP2=1、0的情况下，开关SW1的另一端和P沟道MOSFETMP1的栅极连接，在控制信号Scont为第2状态例如MP1、MP2=0、1的情况下，开关SW1的另一端和P沟道M0SFETMP2的栅极连接。由此，能够将运算放大器〇p输出的控制电压Vcont提供至P沟道MOSFETMP1、MP2的任一方的栅极。[0017]开关SW2第2开关进行动作，使一端与运算放大器0P的非反相输入端子连接，另一端与P沟道M0SFETMP1、MP2的任一方的漏极连接。具体来说，在控制信号Scont为第1状态例如MP1、MP2=1、0的情况下，开关SW2的另一端和P沟道MOSFETMP1的漏极连接，在控制信号Scont为第2状态例如MP1、MP2=0、1的情况下，开关SW2的另一端和P沟道MOSFETMP2的漏极连接。由此，能够将P沟道MOSFETMP1、MP2的任一方的漏极电压Vdl、Vd2提供至运算放大器0P的非反相输入端子，由运算放大器0P及P沟道MOSFETMP1、MP2构成负反馈电路。[0018]开关SW3第3开关）、SW4第4开关分别根据控制信号Scont，将P沟道MOSFETMP1、MP2的栅极和电源电压之间连接或断开，切换P沟道MOSFETMP1、MP2的导通及截止。具体来说，在控制信号Scont为第1状态例如MP1、MP2二（1、〇的情况下，开关SW4导通，P沟道M0SFETMP2的栅极电压维持在电源电压Vdd第2电压）。此外，开关SW3断开，变成P沟道MOSFETMP1的栅极电压能由运算放大器0P控制的状态。由此，P沟道MOSFETMP2维持在截止，并且P沟道MOSFETMP1导通，流过与栅极源极间电压对应的电流。另一方面，在控制信号Scont为第2状态例如MP1、MP2=0、1的情况下，开关SW3导通，P沟道MOSFETMPl的栅极电压维持在电源电压Vdd第1电压）。此外，开关SW4断开，变成P沟道M0SFETMP2的栅极电压能由运算放大器0P控制的状态。由此，P沟道MOSFETMP1维持在截止，并且P沟道MOSFETMP1导通，流过与栅极源极间电压对应的电流。[0019]利用上述开关电路10,例如，在控制信号Scont为第1状态的情况下，开关（Sffl、3¥2、313、3¥4=1^1侧、1^1侧、断开、导通），？沟道而3?£1'1^1、1^2=导通、截止）（参照图1。另一方面，在控制信号3：〇1^为第2状态的情况下，开关311、312、513、314=1^2侧、1032侧、导通、断开），？沟道厥^£1'卿1、]\032=截止、导通）。由此，输出电路1〇^能对输出电压V〇utl、V〇ut2的任一方的电压选择性地输出。由此，例如，在移动通信设备中，在根据输入信号的信号水平切换放大模式低功率模式或高功率模式等）的功率放大电路中应用输出电路100A，能向多个功率放大器中的任一个功率放大器选择性地提供偏置电压。此外，开关SW1、SW2、SW3、SW4例如能利用MOSFET、异质结双极晶体管（HBT:HeterojunctionBipolarTransistor等晶体管构成。[0020]接着，参照图2，对输出电路100A的比较例、即能够切换输出电压的另一电路图进行说明。[0021]图2是表示本发明的第1实施方式的输出电路l〇〇A的比较例的电路图。比较例与输出电路100A相比，不具备P沟道MOSFETMP2及开关SW1、SW2、SW4，取而代之，具备开关SWa、SWb〇[0022]图2所示的比较例中，P沟道MOSFETMP1构成运算放大器〇P和负反馈电路。并且，通过开关SWa、Sffb的互补地导通和断开，输出输出电压Voutl或输出电压Vout2。[0023]这里，例如，由晶体管构成开关SWa、SWb，在开关SWa、SWb的导通电阻为ra、rb的情况下，开关SWa、SWb导通时电流Ia、Ib流过，产生raXIa、rbXIb的电压降。由此，输出电压Voutl、Vout2达到Voutl=Vdl_raXIa、Vout2=Vdl_rbXIb，达到低于电压Vdl的电压。[0024]另一方面，根据图1所示的输出电路l〇〇A，能不使用图2所示的SWa、SWb来进行输出电压Voutl、Vout2的切换。具体来说，P沟道M0SFETMP1、MP2的漏极不通过开关等直接与输出端子连接，能将漏极电压Vdl，Vd2直接输出作为输出电压Voutl、Vout2。因此，与图2所示的比较例相比，抑制因开关SWa、SWb的内部电阻而产生的电压降，以及因该电压降而产生的输出电压的下降，从而抑制输出电路的特性劣化。另外，由于不需要考虑电压降，因此易于设计。[0025]此外，图2所示的比较例中，在开关SWa、SWb上流过P沟道MOSFETMP1的输出电流。由于该输出电流远大于经由图1所示的开关SW1、SW2在P沟道MOSFETMPl和运算放大器0P之间流过的电流，因此需要利用比开关SW1、SW2的元件尺寸大的晶体管例如，图1所示的开关SW1、SW2的元件尺寸的几十到几百倍左右作为开关SWa、SWb。由此，比较例中，对于P沟道MOSFETMP1、开关SWa、Sffb三个元件必须采用元件尺寸较大的晶体管，导致电路面积增加。[0026]另一方面，根据图1所示的输出电路100A，流过电流的元件为两个P沟道MOSFETMP1、MP2。此外，gp使由晶体管构成开关SW1、SW2、SW3、SW4,由于这些开关上流过的电流微小，因此能够利用元件尺寸较小的例如，最小尺寸的）晶体管构成。由此，与图2所示的比较例相比，输出电路100A即使开关的数量增加，也能够减小作为电路整体的电路面积。[0027]此外，输出电路100A中，将P沟道MOSFET数量设为2个，但P沟道MOSFET数量不限于2个，也可以是3个以上。该情况下，根据P沟道MOSFET的数量，能增加输出电压的数量。==第2实施方式==[0028]图3是表示本发明的输出电路的另一例的输出电路l〇〇B的图。对与输出电路100A相同的要素标注相同的标号，省略说明。[0029]与图1所示的输出电路100A的结构相比，输出电路100B除了还具备电阻元件Rl、R2以外，其他均与输出电路100A相同。[0030]电阻元件R1第1电阻元件）中，一端与运算放大器〇P的非反相输入端子连接，另一端与开关SW2的一端连接。[0031]电阻元件R2第2电阻元件）中，一端与电阻元件R1的一端连接，另一端接地。[0032]输出电路1〇〇8中，例如，在?沟道觀5?£!']\031、1\032=导通、截止的情况下，根据电阻元件R1、R2的电阻值将P沟道MOSFETMP1的漏极电压Vdl分压后的电压Vrefl提供至运算放大器0P的非反相输入端子参照图3。具体来说，将开关SW2的导通电阻设为rs2,电阻元件R1的电阻值设为rl，电阻元件R2的电阻值设为r2，则电压Vdl=rs2+rl+r2r2XVrefl。由于利用运算放大器〇p的虚短路的效果，运算放大器0P进行动作使Vref=Vrefl，因此输出电路100B中，输出电压Voutl=rs2+rl+r2r2XVref。此外，P沟道MOSFETMP1、MP2=截止、导通）的情况下，与p沟道MOSFETMP1、MP2=导通、截止）的情况相同，因此省略详细的说明。这样的结构中，也能得到与输出电路100八同样的效果。此外，通过调整电阻元件R1、R2的电阻值，能调整输出电压v〇utl、Vout2。==第3实施方式==[0033]图4是表示本发明的输出电路的另一例的输出电路100C的图。对与输出电路100A相同的要素标注相同的标号，省略说明。[0034]与图3所示的输出电路100B的结构相比，输出电路100C除了具备电阻元件R3〜R6来代替电阻元件R1、R2以外，其他均与输出电路100B相同。[0035]电阻元件R3第3电阻元件）中，一端与开关SW2的另一端的p沟道MOSFETMP1侧连接，另一端与P沟道MOSFETMP1的漏极连接。[0036]电阻元件R4第4电阻元件）中，一端与电阻元件R3的一端连接，另一端接地。[0037]电阻元件R5第5电阻元件）中，一端与开关SW2的另一端的P沟道MOSFETMP2侧连接，另一端与P沟道MOSFETMP2的漏极连接。[0038]电阻元件R6第6电阻元件）中，一端与电阻元件R5的一端连接，另一端接地。[0039]图4所示的输出电路100C中，电阻元件R3、R4及电阻元件R5、R6的配置与图3所示的输出电路100B的电阻元件R1、R2不同。具体来说，输出电路l〇〇B中，电阻元件R1设置在开关SW2和运算放大器0P之间，而输出电路l〇〇C中，电阻元件R3、R5分别设置在P沟道MOSFETMP1、MP2的漏极和开关SW2之间。由此，将电阻元件R3的电阻值设为r3，电阻元件R4的电阻值设为r4,贝!J电压Vdl=r3+r4r4XVref2。由此，不依赖于开关SW2的导通电阻的电阻值来确定电压Vref2,因此更易于设计。此外，对于电压Vref3,由于与电压Vref2相同因此省略详细说明。[0040]这样的结构中，也能得到与输出电路1〇〇A相同的效果。而且，相比于输出电路100B，更易于设计。==弟4实施方式==[0041]图5是表示本发明的输出电路的另一例的输出电路1〇〇D的图。对与输出电路100A的相同要素标注相同的标号，省略说明。[0042]在图1所示的输出电路100A的结构之外输出电路100D除了还具备负载20、22、以及P沟道MOSFETMP3，具备开关电路12来代替开关电路10以外，其他均与输出电路100A相同。[0043]负载20第1负载）连接在P沟道MOSFETMP1的漏极和接地之间，在P沟道MOSFETMP1的漏极中流过对应于基准电压Vref的电流Irefl。本实施方式中，负载20例如能由串联连接的电阻元件R7第7电阻元件）及二极管D1构成。这里，将电阻元件R7的电阻值设为r7,二极管D1的阳极电压设为VD，则电流Irefl为Irefl=Vdl-VDr7。此外，电流IreH根据二极管D1的阳极电压VD的温度特性而变化。[0044]负载22第2负载连接在P沟道MOSFETMP2的漏极和接地之间，在P沟道MOSFETMP2的漏极上流过对应于基准电压Vref的电流Iref2。本实施形态中，负载22例如能由电阻元件R8第8电阻元件）构成。这里，将电阻元件R8的电阻值设为r8,则电流Iref2为Iref2=Vd2r8〇[0045]此外，负载20、22的构成要素不限于此，也可以是在P沟道MOSFETMP1、MP2的漏极上流过规定电流的负载。[0046]开关电路12除开关电路10的结构以外，还具备开关SW5。开关SW5第5开关）中，一端与P沟道MOSFETMP3的栅极连接，另一端与P沟道MOSFETMP1的栅极或者P沟道MOSFETMP2的栅极连接。开关SW5根据从外部提供的控制信号Scont，在控制信号Scont为第1状态例如，（MPKMP2=1、0的情况下，使开关SW5的另一端与P沟道MOSFETMP1的栅极连接;在控制信号Scont为第2状态例如，（MP1、MP2=0、1的情况下，使开关SW5的另一端与P沟道MOSFETMP2的栅极连接。[0047]P沟道MOSFETMP3第3晶体管与P沟道MOSFETMP1、MP2电流镜像连接。具体来说，P沟道MOSFETMP3中，电源电压Vdd提供至源极，P沟道MOSFETMP1、MP2的栅极电压提供至栅极，从漏极输出输出电流lout第3输出电流）。由此，在P沟道M0SFETMP3的漏极中流过的输出电流lout达到与P沟道MOSFETMP3和P沟道MOSFETMP1、MP2的尺寸比对应的电流量。例如，P沟道MOSFETMP3能够设为与P沟道MOSFETMP1、MP2具有相同的电流密度，该情况下，I〇ut=Iref1或者Iout=Iref2〇[0048]这样的结构中，也与输出电路100A同样地，能抑制插入开关造成的输出电路的特性劣化，并且进行输出电流lout的切换。[0049]此外，例如在多模式例如，2G第2代移动通信系统及3G第3代移动通信系统）的移动通信设备中，输出电路100D将输出电流lout提供至该移动通信设备的功率放大器的情况下，能根据所适用的模式切换输出电流lout。具体来说，适用一种模式时使p沟道MOSFETMP1导通，输出与电流Irefl对应的输出电流lout，适用另一种模式时使p沟道MOSFETMP2导通，输出与电流Iref2对应的输出电流lout。由此，例如，能根据适用的模式选择不同的特性例如，考虑温度特性的有无等）。[0050]此外，输出电路100D中，将电流镜像连接的P沟道MOSFET的数量设为1个，但该P沟道MOSFET的数量不限于1个，也可以将2个以上的P沟道MOSFET并联连接。==第5实施方式==[0051]图6是表示本发明的输出电路的另一例的输出电路100E的图。对与输出电路l〇〇A相同的要素标注相同的标号，省略说明。[0052]与图1所示的输出电路100A的结构相比较，输出电路100E除了具备开关电路14来代替开关电路10以外，其他均与输出电路100A相同。开关电路14具备开关SWla、SWlb、SW2a、SW2b来代替开关电路10中的开关SW1、SW2。[0053]开关SWla、SHb第1开关）进行动作，使其一端均与运算放大器OP的输出端子连接，另一端分别与P沟道M0SFETMP1、MP2的栅极连接。具体来说，在控制信号Scont为第1状态例如MP1、MP2=1、〇的情况下，仅开关SWla导通，在控制信号Scont为第2状态例如MP1、MP2=0、1的情况下，仅开关SWlb导通，在控制信号Scont为第3状态例如MP1、MP2=1、1的情况下，开关SWla、SWlb均导通。[00M]开关SW2a、SW2b第2开关进行动作，使其一端均与运算放大器0P的非反相输入端子连接，另一端分别与P沟道MOSFETMP1，MP2的漏极连接。具体来说，在控制信号Scont为第1状态例如MP1、MP2=1、0的情况下，仅开关SW2a导通，在控制信号Scont为第2状态例如MP1、MP2=0、1的情况下，仅开关SW2b导通，在控制信号Scont为第3状态（例如MP1、MP2=1、1的情况下，开关SW2a、SW2b均导通。[0055]这样的结构中，也能得到与输出电路100A相同的效果。[0056]此外，输出电路1〇〇E中，开关SW1a、SW1b、SW2a、SW2b同时导通，P沟道MOSFETMP1、MP2同时导通这一点与图！所示的输出电路i〇〇A不同渗照图6。由此，根据输出电路100E，例如，与载波聚合对应的移动通信设备中，能将输出电压Voutl、Vout2同时提供至多个功率放大器。==第6实施方式==[0057]图7是表示本发明的输出电路的另一例的输出电路100F的图。对与输出电路100A相同的要素标注相同的标号，省略说明。[0058]与图1所示的输出电路100A的结构相比较，输出电路10017除了具备N沟道MOSFETMN1、MN2代替P沟道MOSFETMP1、MP2，具备开关电路16代替开关电路1〇以外，其他均与输出电路100A相同。[0059]N沟道MOSFETMN1第1晶体管）中，源极接地，控制电压Vcont提供至栅极，从漏极输出输出电压VoutUN沟道MOSFETMN1根据栅极电压控制电压vcont和源极电压接地电位的差即栅极源极间电压，从漏极向源极流过电流，输出漏极电压Vdl。[0060]同样地，N沟道MOSFETMN2第2晶体管）中，源极接地，控制电压Vcont提供至栅极，从漏极输出输出电压VoutLN沟道MOSFETMN2中，根据栅极电压控制电压Vcont和源极电压接地电位的差即栅极源极间电压，从漏极向源极流过电流，输出漏极电压Vd2。[0061]运算放大器0P中，将基准电压Vref提供至非反相输入端子第1输入端子），将N沟道MOSFETMN1、MN2的漏极电压Vdl、Vd2的任一方的电压提供至反相输入端子第2输入端子），从输出端子输出控制电压Vcont。[0062]开关电路16具备开关SW3a、SW4a代替开关电路10中的开关SW3、SW4。[0063]开关SW3a第3开关）、SW4a第4开关）分别根据控制信号Scont，将N沟道MOSFETMN1、丽2的栅极和接地之间连接或断开，控制N沟道MOSFETMN1、丽2的导通及截止。开关SW：3a、SW4a的具体动作由于与图1所示的开关SW3、SW4相同，因此省略详细的说明。[0064]这样的结构中，也能够得到与输出电路100A相同的效果，能仅利用N沟道MOSFET构成输出电路。==应用例==[0065]图8是表示本发明的第1实施方式的输出电路应用例的图。对与输出电路100A相同的要素标注相同的标号，省略说明。[0066]如图8所示，输出电路100A被用作功率放大器PA1、PA2的偏置电压输出电路。功率放大器PA1、PA2例如可以是手机等移动通信设备中的将RF信号的功率进行放大的放大器。例如，功率放大器PA1将放大了RF信号RFinl得到的RF信号RFoutl输出，功率放大器PA2将放大了RF信号RFin2得到的RF信号RFout2输出。从输出电路100A输出的输出电压Voutl、Vout2分别提供至功率放大器PA1、PA2,用作该功率放大器PA1、PA2的偏置电压。也可以通过切换输出电路100A所具备的开关SW1〜SW4,来切换使其工作的功率放大器PA1、PA2。此外，可以根据输出电压Voutl、Vout2的电平控制功率放大器PA1、PA2的增益特性。[0067]此外，对于输出电路100B〜100F也与输出电路100A同样地，可以与功率放大器连接，用作偏置电压或电流输出电路。并且，提供输出电压、输出电流的电路不限于功率放大器，也可以是LNALowNoiseAmplifier:低噪声放大器等其他放大器。[0068]以上，对本发明所例示的实施方式进行了说明。对于多个P沟道MOSFETMP1、MP2或者N沟道MOSFETMN1、MN2，输出电路100A〜100F具备:对一个MOSFET的栅极与运算放大器的输出端子的连接进行切换的开关SW1;对一个MOSFET的漏极和运算放大器的输入端子的连接进行切换的开关SW2;以及对MOSFET的导通和截止进行切换的开关SW3SW3a、SW4SW4a。由此，能对因切换输出电压或者电流而产生的特性劣化进行抑制，并且能将规定电平的电压或者电流切换至多个路径并进行输出。[0069]此外，如图6所示，输出电路100E还具备使P沟道M0SFETMP1、MP2同时导通的开关8¥1、51113、3123、31213。由此，能够对多个路径同时输出输出电压¥〇1^1、¥〇1^2。[0070]此外，如图3所示，输出电路100B具备:连接在开关SW2和运算放大器0P的输入端子之间的电阻元件R1;以及一端与电阻元件R1和运算放大器0P的连接点连接，另一端接地的电阻元件R2。由此，通过调整电阻元件R1、R2的电阻值，能调整输出电压Voutl、Vout2。[0071]此外，如图4所示，输出电路100C具备:连接在P沟道MOSFETMP1、MP2的漏极和开关SW2之间的电阻元件R3、R5;以及一端与电阻元件R3、R5和开关SW2的连接点连接，另一端接地的电阻元件R4、R6。由此，通过调整电阻元件R3、R4的电阻值，能调整输出电压Vout1。并且能通过调整电阻元件R5、R6的电阻值，调整输出电压Vout2。[0072]此夕卜，如图5所示，输出电路100D还具备与P沟道MOSFETMP1、MP2电流镜像连接的P沟道MOSFETMP3、开关SW5、以及负载20、22。由此，能切换输出电流lout的特性。[0073]此外，如图5所示，负载20、22例如能由电阻元件R7、R8和二极管D1构成。[0074]此外，输出电路10^、1008、100：、1000、10^中，也可以与输出电路10^同样地构成，适当地应用开关电路14,使P沟道MOSFETMP1、MP2或者N沟道MOSFETMN1、丽2同时导通。[0075]此外，输出电路10^、100：、1000、10^中，也可以与输出电路10^同样地，适宜地使用N沟道MOSFET代替P沟道MOSFET来构成。[0076]以上说明的各种实施实施方式是用于使本发明易于理解，而不用于限定本发明。本发明可以在不偏离主旨的范围内进行变更或改良，并且本发明还包含与其等价的内容。即本领域技术人员对各实施实施方式进行适当设计变更，只要具备本发明的特征，则包含在本发明的范围中。例如，各实施方式所具备的各种要素及其配置、材料、条件、形状、尺寸等不限于例示的内容，能进行适当的变更。另外，各实施方式所具备的各种要素在技术性可能的范围内能进行组合，对其进行组合的内容只要包含本发明的特征，则包含在本发明的范围中。标号说明[0077]100A、100B、100C、100D、100E、100F输出电路10、12、14、16开关电路20、22负载MP1、MP2、MP3P沟道MOSFETMN1、MN2N沟道MOSFET0P运算放大器SW1、SW2、SW3、SW4、SW5、SWa、SWb、SWla、SWlb、SW2a、SW2b、SW3a、SW4a开关R1、R2、R3、R4、R5、R6、R7、R8电阻元件D1二极管PA1、PA2功率放大器

权利要求：1.一种输出电路，其特征在于，包括：弟1晶体管，该桌1晶体管能从漏极输出第1输出电压或输出电流；第2晶体管，该第2晶体管能从漏极输出第2输出电压或输出电流；运算放大器，该运算放大器将提供至第1输入端子的基准电压和提供至第2输入端子的输入电压的差所对应的控制电压输出；以及开关电路，该开关电路根据控制信号，对所述第1输出电压或输出电流、以及所述第2输出电压或输出电流的输出进行控制，在控制信号为第1状态的情况下，所述开关电路将所述控制电压提供至所述第1晶体管的栅极，使所述第1晶体管导通，通过将所述第1晶体管的漏极和所述运算放大器的所述第2输入端子电连接，从所述第1晶体管的漏极输出与所述基准电压对应的所述第1输出电压或输出电流，在控制信号为第2状态的情况下，所述开关电路将所述控制电压提供至所述第2晶体管的栅极，使所述第2晶体管导通，通过将所述第2晶体管的漏极和所述运算放大器的所述第2输入端子电连接，从所述第2晶体管的漏极输出与所述基准电压对应的所述第2输出电压或输出电流。2.如权力要求1所述的输出电路，其特征在于，所述开关电路包括：第1开关，在所述控制信号为所述第1状态的情况下，该第1开关将所述控制电压提供至所述第1晶体管的栅极，在所述控制信号为第2状态的情况下，该第1开关将所述控制电压提供至所述第2晶体管的栅极，第2开关，在所述控制信号为所述第1状态的情况下，该第2开关将所述第1晶体管的漏极和所述运算放大器的所述第2输入端子电连接，在所述控制信号为所述第2状态的情况下，该第2开关将所述第2晶体管的漏极和所述运算放大器的所述第2输入端子电连接，第3开关，在所述控制信号为所述第2状态的情况下，该第3开关将用于使所述第1晶体管截止的第1电压提供至所述第1晶体管的栅极，在所述控制信号为所述第1状态的情况下，该第3开关使所述第1电压停止向所述第1晶体管的栅极提供，第4开关，在所述控制信号为所述第1状态的情况下，该第4开关将用于使所述第2晶体管截止的第2电压提供至所述第2晶体管的栅极，在所述控制信号为所述第2状态的情况下，该第4开关使所述第2电压停止向所述第2晶体管的栅极提供。3.如权力要求2所述的输出电路，其特征在于在所述控制信号为第3状态的情况下，所述开关电路将所述控制电压提供至所述第1及第2晶体管的栅极，使所述第1晶体管及第2晶体管导通，通过将所述第1晶体管及第2晶体管的漏极和所述运算放大器的所述第2输入端子电连接，从所述第1晶体管及第2晶体管的漏极输出与所述基准电压对应的所述第1输出电压或输出电流及所述第2输出电压或输出电流，在所述控制信号为所述第3状态的情况下，所述第1开关将所述控制电压提供至所述第1晶体管及第2晶体管的栅极，在所述控制信号为所述第3状态的情况下，所述第2开关将所述第1晶体管及第2晶体管的漏极和所述运算放大器的所述第2输入端子电连接，在所述控制信号为所述第3状态的情况下，所述第3开关使所述第1电压停止向所述第1晶体管的栅极提供，在所述控制信号为所述第3状态的情况下，所述第4开关使所述第2电压停止向所述第2晶体管的栅极提供。4.如权力要求2或3所述的输出电路，其特征在于，还包括：第1电阻元件，该第1电阻元件在所述运算放大器的所述第2输入端子和所述第2开关之间电连接;以及第2电阻元件，该第2电阻元件的一端连接在所述第1电阻元件与所述运算放大器的所述第2输入端子的连接点，另一端接地。5.如权力要求2或3所述的输出电路，其特征在于，还包括：第3电阻元件，该第3电阻元件在所述第1晶体管的漏极和所述第2开关之间电连接；第4电阻元件，该第4电阻元件的一端连接在所述第3电阻元件与所述第2开关的连接点，另~端接地；第5电阻元件，该第5电阻元件在所述第2晶体管的漏极和所述第2开关之间电连接；以及第6电阻元件，该第6电阻元件的一端连接在所述第5电阻元件与所述第2开关的连接点，另~端接地。6.如权力要求2所述的输出电路，其特征在于，还包括：第1负载，该第1负载在所述第1晶体管的漏极和接地之间电连接；第2负载，该第2负载在所述第2晶体管的漏极和接地之间电连接；以及第3晶体管，该第3晶体管能从漏极输出第3输出电流，所述开关电路还包括第5开关，在所述控制信号为所述第1状态的情况下，该第5开关将所述第1晶体管的栅极电压提供至所述第3晶体管的栅极，在所述控制信号为所述第2状态的情况下，该第5开关将所述第2晶体管的栅极电压提供至所述第3晶体管的栅极，从所述第3晶体管的漏极输出与所述基准电压对应的所述第3输出电流。7.如权力要求6所述的输出电路，其特征在于，所述第1负载包括串联连接的第7电阻元件和二极管，所述第2负载包括第8电阻元件。

百度查询： 株式会社村田制作所 输出电路

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD