申请/专利权人：杭州加速科技有限公司

申请日：2020-09-25

公开（公告）日：2021-01-08

公开（公告）号：CN112198424A

主分类号：G01R31/3177(20060101)

分类号：G01R31/3177(20060101);G01R31/317(20060101);G06F13/28(20060101)

优先权：

专利状态码：有效-授权

法律状态：2023.04.25#授权;2021.01.26#实质审查的生效;2021.01.08#公开

摘要：本发明公开了一种FPGA芯片内的测试逻辑分析单元。该测试逻辑分析单元包括逻辑分析模块，用于对被测用户逻辑单元输出的输出信号进行自动化分析；PCIE模块，用于使测试逻辑分析单元与外部计算机进行通信。本发明的测试逻辑分析单元可以在FPGA芯片内部实现对用户功能逻辑的输出信号进行自动化正确性分析。

主权项：1.一种FPGA芯片内的测试逻辑分析单元，包括：逻辑分析模块，用于对被测用户逻辑单元输出的输出信号或测试信号进行自动化分析，所述逻辑分析模块包括向量缓存、周期时间表、边沿时间表、指令执行单元、比较结果缓存以及接口时序比较单元；PCIE模块，用于使逻辑分析模块与外部计算机进行通信，所述PCIE模块包括PCIEIP单元、DMA写接口、DMA读接口。

全文数据：

权利要求：

百度查询： 杭州加速科技有限公司 FPGA芯片内的测试逻辑分析单元

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD