申请/专利权人：群创光电股份有限公司

申请日：2018-01-31

公开（公告）日：2021-02-12

公开（公告）号：CN108428426B

主分类号：G09G3/20(20060101)

分类号：G09G3/20(20060101)

优先权：["20170213 US 15/430,569"]

专利状态码：有效-授权

法律状态：2021.02.12#授权;2018.09.14#实质审查的生效;2018.08.21#公开

摘要：一种显示面板，包括：一第一栅极驱动电路，产生一第一栅极脉波信号；一第二栅极驱动电路，产生一第二栅极脉波信号，其中该第一栅极脉波信号与该第二栅极脉波信号同时启动；以及一第一像素元件列，包括一第一像素元件接收该第一栅极脉波信号与一第二像素元件接收该第二栅极脉波信号；其中，当该第一像素元件为一负极性状态时，该第二像素元件为一正极性状态，该第一栅极脉波信号中的一第一低栅极电压关闭该第一像素元件，该第二栅极脉波信号中的一第二低栅极电压关闭该第二像素元件；其中，当该第一像素元件为该正极性状态时，该第二像素元件为该负极性状态，该第一栅极脉波信号中的一第二低栅极电压关闭该第一像素元件，且该第二栅极脉波信号中的一第一低栅极电压关闭该第二像素元件。

主权项：1.一种显示面板，其特征在于包括：一第一栅极驱动电路，产生一第一栅极脉波信号；一第二栅极驱动电路，产生一第二栅极脉波信号，其中该第一栅极脉波信号与该第二栅极脉波信号同时启动；以及一第一像素元件列，包括一第一像素元件及一第二像素元件，该第一像素元件接收该第一栅极脉波信号，且该第二像素元件接收该第二栅极脉波信号；其中，当该第一像素元件为一负极性状态时，该第二像素元件为一正极性状态，该第一栅极脉波信号中的一第一低栅极电压关闭该第一像素元件，且该第二栅极脉波信号中的一第二低栅极电压关闭该第二像素元件；其中，当该第一像素元件为该正极性状态时，该第二像素元件为该负极性状态，该第一栅极脉波信号中的一第二低栅极电压关闭该第一像素元件，且该第二栅极脉波信号中的一第一低栅极电压关闭该第二像素元件；以及其中，该第一栅极脉波信号的该第一低栅极电压小于该第一栅极脉波信号的该第二低栅极电压，且该第二栅极脉波信号的该第一低栅极电压小于该第二栅极脉波信号的该第二低栅极电压。

全文数据：显示面板及显示装置技术领域[0001]本公开是有关于一种显示面板与显示装置，且特别是有关于一种具低关闭电流offcurrent或髙影像品质的显不面板与显不装置。背景技术_[0002]请参照图1，其所绘示为已知显示面板示意图。显示面板1〇中包括栅极驱动电路gatedrivingcircuit100、源极总线（sourcebus150、像素兀件（pixelelementpll〜p24〇[0003]栅极驱动器110根据前一栅极脉波信号Gn-1与时脉信号组CLK1〜CLKx产生栅极脉波信号（gatepulsesignalGn，经由栅极线gateline传递至一列的像素兀件pll〜像素元件pl4以及下一级的栅极驱动器120。同理，栅极驱动器120也利用如上述相同的原理来运作。[0004]另外，源驱动器产生的影像信号（videovoltageSn-l、Sn、Sn+l、Sn+2，经由一源极总线150传递至对应行的像素元件pll与P24。[0005]每个像素元件pll〜像素元件p24皆有相同的构造。以像素元件P12为例，其包括开关晶体管Md、与储存电容Cs。[0006]基本上，栅极脉波信号Gn、或栅极脉波信号Gn+1的高电位可用来开启开关晶体管Md以开启对应的像素元件，此高电位称为高栅极电压highgatevoltage，VGH，而低电位可用来关闭开关晶体管Md以关闭对应的像素元件，此低电位称为低栅极电压（lowgatevoltage，VGL。[0007]关闭电流offcurrent可视为漏电流（leakagecurrent，且关闭电流正比于开关晶体管Md的栅极与源极之间的电压差称为栅极源极电压Vgs。当栅极源极电压Vgs越大，关闭电流越大。而关闭电流可能会造成显视面板的画面品质恶化deterioratedimagequality或画面闪烁（flickeringframe，或造成源驱动器较高的能耗（higherpowerconsumption〇发明内容[0008]本公开是有关于一种显示面板，包括:一第一栅极驱动电路，产生一第一栅极脉波信号;一第二栅极驱动电路，产生一第二栅极脉波信号，其中该第一栅极脉波信号与该第二栅极驱动信号同时启动；以及一第一像素元件列，包括一第一像素元件与一第二像素元件，该第一像素元件接收该第一栅极脉波信号，该第二像素元件接收该第二栅极脉波信号;其中，当该第一像素元件为一负极性状态时，该第二像素元件为一正极性状态，该第一栅极脉波信号中的一第一低栅极电压关闭该第一像素元件，该第二栅极脉波信号中的一第二低栅极电压关闭该第二像素元件;其中，当该第一像素元件为该正极性状态时，该第二像素元件为该负极性状态，该第一栅极脉波信号中的一第二低栅极电压关闭该第一像素元件，该第二栅极脉波信号中的一第一低栅极电压关闭该第二像素元件;以及，其中，该第一栅极脉波信号的该第一低栅极电压小于该第一栅极脉波信号的该第二低栅极电压，且该第二栅极脉波信号的该第一低栅极电压小于该第二栅极脉波信号的该第二低栅极电压。[0009]本公开是有关于一种显示面板，包括:一第一栅极驱动电路，产生一第一栅极脉波信号;一第二栅极驱动电路，产生一第二栅极脉波信号;一第一像素元件列，接收该第一栅极脉波信号；以及一第二像素元件列，接收该第二栅极脉波信号；其中，当该第一像素元件列中的多个像素元件为一负极性状态时，该第二像素元件列中的多个像素元件为一正极性状态，该第一栅极脉波信号中的一第一低栅极电压关闭该第一像素元件列中的这些像素元件，该第二栅极脉波信号中的一第二低栅极电压关闭该第二像素元件列中的这些像素元件;其中，当该第一像素元件列中的这些像素元件为该正极性状态时，该第二像素元件列中的这些像素元件为该负极性状态，该第一栅极脉波信号中的一第二低栅极电压关闭该第一像素元件列中的这些像素元件，该第二栅极脉波信号的一第一低栅极电压关闭该第二像素元件列中的这些像素元件；以及，其中，该第一栅极脉波信号的该第一低栅极电压小于该第一栅极脉波信号的该第二低栅极电压，且该第二栅极脉波信号的该第一低栅极电压小于该第二栅极脉波信号的该第二低栅极电压。[0010]本公开是有关于一种显示装置，包括:一驱动控制单元；以及一显示面板，驱动控制单元电性连接该显示面板，其中该显示面板包括:一第一栅极驱动电路，产生一第一栅极时脉信号;一第二栅极驱动电路，产生一第二栅极时脉信号，其中该第一栅极脉波信号与该弟一栅极驱动信号同时启动；以及一第一像素元件列，包括一第一像素元件与一第二像素元件，该第一像素元件接收该第一栅极脉波信号，该第二像素元件接收该第二栅极脉波信号；其中，当该第一像素元件为一负极性状态时，该第二像素元件为一正极性状态，该第一栅极脉波信号中的一第一低栅极电压关闭该第一像素元件，且该第二栅极脉波信号中的一第二低栅极电压关闭该第二像素元件;其中，当该第一像素元件为该正极性状态时，该第二像素元件为该负极性状态，该第一栅极脉波信号中的一第二低栅极电压关闭该第一像素元件，该第二栅极脉波信号中的一第一低栅极电压关闭该第二像素元件；以及，其中，该第一栅极脉波信号的该第一低栅极电压小于该第一栅极脉波信号的该第二低栅极电压，且该第二栅极脉波信号的该第一低栅极电压小于该第二栅极脉波信号的该第二低栅极电压。附图说明[0011]为让本发明的上述目的、特征和优点能更明显易懂，以下结合附图对本发明的具体实施方式作详细说明，其中：[0012]图1为传统显示面板示意图。[0013]图2A为本公开的显示面板的栅极驱动器示意图。[0014]图2B为栅极驱动器的相关时序信号示意图。[0015]图2C为栅极驱动器的另一相关时序信号示意图。[0016]图3A为本公开显示面板的第一实施例。[0017]图3B与图3C为本公开显示面板第一实施例的运作示意图。[0018]图4A为本公开显示面板的第二实施例。[0019]图4B与图4C为本公开显示面板第二实施例的运作示意图。[0020]图5A为本公开显示面板的第三实施例。[0021]图5B与图5C为本公开显示面板第三实施例的运作示意图。[0022]图6A为本公开显示面板的第四实施例。[0023]图6B与图6C为本公开显示面板第四实施例的运作示意图。[0024]图7为本公开的显示装置示意图。具体实施方式[0025]本公开提出一种显示面板，而显示面板中的栅极驱动器会可根据像素元件的状态来提供不同的低电位。举例来说，当像素元件为负极性状态negativepolaritystate时，栅极驱动器提供的低电位可例如为第一低栅极电压VGL1。当像素元件为正极性状态positivepolaritystate时，栅极驱动器提供的低电位可例如为第二低栅极电压VGL2。另外，在本实施例中，显示面板为液晶显示面板，显示装置为液晶显示装置，其包括:液晶显示面板、背光单元backlightunit，未绘示与驱动控制单元drivingcontrolunit，未绘示）。在其他的实施例中，显示面板也可为有机或无机发光二极管面板，比如LED包括microLED、miniLED、0LED显示面板。显示装置为LED或者0LED显示装置，其包括:LED或者0LED显示面板、与驱动控制单元未绘示）。[0026]请参照图2A，其所绘示为本公开栅极驱动器示意图。栅极驱动器210包括一栓锁电路（latchcircuit202与一输出电路outputcircuit204。检锁电路202接收时脉信号CLK1以及前级栅极驱动器输出的栅极脉波信号Gn-1。输出电路204连接至栓锁电路202,并产生栅极脉波信号Gn。栅极驱动器210输出的栅极脉波信号Gn可选择性地为第一低栅极电压VGL1或第二低栅极电压VGL2。详细说明如下：[0027]栓锁电路202包括晶体管T3〜晶体管T6。晶体管T3的漏极与晶体管T3的栅极皆连接至节点S以接收前级栅极驱动器所输出的栅极脉波信号Gn-1，晶体管T3的源极连接至节点N1。晶体管T4的漏极接连接至节点S以接收前级栅极驱动器所输出的栅极脉波信号Gn-1，晶体管T4的栅极连接至节点N2,晶体管T4的源极连接至节点N1。晶体管T5的漏极与晶体管T5的栅极连接至节点R以接收时脉信号CLK1，晶体管T5的源极连接至节点N2。晶体管T6的漏极连接至节点R以接收时脉信号CLK1，晶体管T6的栅极连接至节点N1，晶体管T6的源极连接至节点N2。其中，栓锁电路202是为一SR栓锁器（SRlatch，节点S为栓锁器202的设定端setterminal，节点R为检锁器202的重置端resetterminal。[0028]另外，输出电路2〇4包括电容器Cl、晶体管T1与T2。晶体管T1的漏极接收时脉信号CLK2、晶体管T1的栅极连接至节点N1、晶体管H的源极连接至节点N3。电容器C1连接于节点N1与节点N3之间。晶体管T2的漏极连接至节点N3、晶体管T2的栅极连接至节点N2、晶体管T2的源极连接至节点N4。其中，节点N3上的电压即为栅极驱动器210的栅极脉波信号Gn。[0029]根据本公开的实施例，节点N4连接至低栅极电压产生器（lowgatevoltagegenerator，未绘示），而低栅极电压产生器可提供二种低栅极电压，例如低栅极电压产生器可提供第一低栅极电压VGL1或第二低栅极电压VGL2其中一者至节点N4。当像素元件为负极性状态时，节点N4可接收第一低栅极电压VGL1;当像素元件为正极性状态时，节点N4可接收第二低栅极电压VGL2。[0030]请参照图2B，其所绘示为栅极驱动器的相关时序信号示意图。在图2B中，时脉信号CLK1超前时脉信号CLK2相位180度。再者，时脉信号CLK2的高电位为高栅极电压VGH，CLK2的低电位为第一低栅极电压VGL1。根据本公开的实施例，可运用于栅极驱动器210的第一低栅极电压VGL1为-7.5V，第二低栅极电压VGL2为-2.5V，但并不限定于此。[0031]当显示面板每切换一个帧时，栅极驱动器所连接的像素元件会切换其状态。如图2B所示，于时间点t2至时间点t6的时间区间，像素元件为负极性状态;于时间点t6至时间点tlO的时间区间，像素元件为正极性状态。^[0032]如图2B所示，于时间点tl之前，前级栅极脉波信号为低电位，时脉信号CLK1为高电位，此时的栓锁电路202为重置reset状态，当节点N1为低电位且节点N2为高电位，使得输出电路204的晶体管T1关闭（turnoff，而晶体管T2开启（turnon。因此，输出电路204可以将节点N4接收的第二低栅极电压VGL2作为栅极脉波信号Gn。[0033]于时间点11至时间点t2的时间区间，前级栅极脉波信号Gn-1为高电位且时脉信号CLK1为低电位，此时的栓锁电路202为设定（set状态，当节点N1为高电位且节点N2为低电位，使得输出电路204的晶体管T1开启（turnon且晶体管T2关闭（turnoff。因此，输出电路204可以以时脉信号CLK2的第一低栅极电压VGL1作为栅极脉波信号Gn。[0034]于时间点t2至时间点3的时间区间，此时的栓锁电路202维持在设定set状态，电容器C1可根据时脉信号CLK2将节点N1的电压推升boost至更高的高电位。输出电路204的晶体管T1开启（turnon且晶体管T2关闭（turnoff。因此，输出电路204可以将时脉信号CLK2的高栅极电压VGH作为栅极脉波信号Gn。[0035]于时间点t3至时间点t4的时间区间，此时的栓锁电路202维持在设定（set状态，使得输出电路204的晶体管T1开启（turnon且晶体管T2关闭（turnoff。因此，输出电路204可以将时脉信号CLK2的第一低栅极电压VGL1作为栅极脉波信号Gn。[0036]于时间点t4至时间点t5的时间区间，前级栅极脉波信号Gn-1为低电位，时脉信号CLK1在高电位与低电位两者之间变化，此时的栓锁电路202为重置reset状态，节点N1的电压为低电位且节点N2为高电位，使得输出电路204的晶体管T1关闭（turnoff且晶体管T2开启（turnon。因此，输出电路204可以将节点N4接收的第一低栅极电压VGL1作为栅极脉波信号Gn。[OO37]同理，时间点t5到时间点t8的时间区间的栅极脉波信号Gn的调控相同于时间点tl到时间点t4,不再赘述。[0038]于时间点t8至时间点t9的时间区间，前级栅极脉波信号Gn-1为低电位，且时脉信号CLK1在高电位与低电位两者之间变化，此时的栓锁电路202为重置reset状态，节点N1的电压为低电位且节点N2为高电位，使得输出电路204的晶体管T1关闭（turnoff且晶体管T2开启（turnon。因此，输出电路204可以将节点N4接收的第二低栅极电压VGL2作为栅极脉波信号Gn。[OO39]由以上图2B的说明可知，当栓锁电路202为设定状态时，输出电路204可以将时脉信号CLK2作为栅极脉波信号Gn。当栓锁电路2〇2为重置状态且像素元件为负极性状态时，输出电路2〇4可以将第一低栅极电压VGL1作为栅极脉波信号Gn。当栓锁电路202为重置状态，且像素元件为正极性状态时，输出电路2〇4可以将第二低栅极电压VGL2作为栅极脉波信号Gn〇[0040]另外，于时间点t2至时间点t6的时间区间，像素元件为负极性状且显示面板呈现一个帧。另外，于时间点t2至时间点t3的时间区间，栅极脉波信号Gn为高栅极电压VGH，使得像素元件的开关晶体管Md开启。于时间点t3至时间点te的时间区间，栅极脉波信号Gn为第一低栅极电压VGL1，使得像素元件的开关晶体管Md关闭。[0041]于时间点t6至时间点t9的时间区间，像素元件为正极性状态且显示面板呈现另一个帧。同理，于时间点te至时间点t7的时间区间，栅极脉波信号Gn为高栅极电压VGH，使得像素元件的开关晶体管Md开启。于时间点t7至时间点tlO的时间区间，栅极脉波信号Gn的大部分时间都维持在第二低栅极电压VGL2,使得像素元件的开关晶体管Md关闭。[0042]由图2B可知，像素元件在正极性状态时，栅极脉波信号Gn的少部分的时间会维持在第一低栅极电压VGL1，大部分的时间皆会维持在第二低栅极电压VGL2。而透过修改时脉信号CLK2的波形可降低上述情形的发生。[0043]请参照图2C，其所绘示为栅极驱动器的另一相关信号示意图。相较于图2B，差异在于时脉信号CLK2。其中，当像素元件为负极性状态时，时脉信号CLK2于高栅极电压VGH后会先维持在第一低栅极电压VGL1—段时间，后续再回复至第二低栅极电压VGL2。当像素元件为正极性状态时，时脉信号CLK2于高栅极电压VGH后，先维持在第二低栅极电压VGL2—段时间，后续再回复至第一低栅极电压VGL1。[0044]如图2C所示，于时间点ta至时间点tc的时间区间，栓锁电路202为设定状态，输出电路204可以将时脉信号CLK2作为栅极脉波信号Gn。同理，于时间点td至时间点tf的时间区间，栓锁电路202为设定状态，输出电路204可以将时脉信号CLK2作为栅极脉波信号Gn。[0045]因此，于时间点tb至时间点te的时间区间，像素元件为负极性状态且显示面板呈现一个帧。栅极脉波信号Gn的高电位为高栅极电压VGH，低电位为第一低栅极电压VGL1。另外，于时间点te至时间点th的时间区间，像素元件为正极性状态且显示面板呈现另一个帧。栅极脉波信号Gn的高电位为高栅极电压VGH，低电位为第二低栅极电压VGL2。[0046]搭配上述特性的栅极驱动器，本公开更提出一种具极性反转（polarityinversion的显示面板，此显示面板例如搭配含有上述元件或特性的栅极驱动器。请参照图3A，其所绘示为本公开显示面板的第一实施例。显示面板300中包括第一栅极驱动电路301、第二栅极驱动电路3〇2、源极总线350、像素元件p11〜像素元件p24。其中，像素元件pi1〜像素兀件P24形成像素阵列，且显不面板300为行反转（columninversion的运作。在本实施例中，第一栅极驱动电路301与第二栅极驱动电路302配置于显示面板300的相对的两侧上。在其他的实施例中，第一栅极驱动电路301与第二栅极驱动电路302也可以配置在显示面板300的同一侧上。以下的说明是以2X4的像素阵列来说明，当然并不限定于此。[0047]第一栅极驱动电路301中可包括多个串接的栅极驱动器310x、栅极驱动器320x。第二栅极驱动电路3〇2中可包括多个串接的栅极驱动器310y、栅极驱动器320y。再者，显示面板300上，同一列的多个像素元件中，部分的像素元件连接至第一栅极驱动电路301，另一部分的像素元件则连接至第二栅极驱动电路302。[0048]如图3A所示，像素元件pll〜像素元件pl4中，单数的像素元件pll、像素元件pl3连接至第一栅极驱动电路3〇1中的栅极驱动器310x;偶数的像素元件pl2、像素元件pl4连接至第二栅极驱动电路3〇2中的栅极驱动器310y。且栅极驱动器310x的栅极脉波信号Gxn与栅极驱动器310y的栅极脉波信号Gyn可同时启动。[0049]另外，像素元件P21〜像素元件p24中，单数的像素元件p21、P23连接至第一栅极驱动电路301中的栅极驱动器32〇x;偶数的像素元件P22、像素元件p24连接至第二栅极驱动电路302中的栅极驱动器320y。且栅极驱动器320x的栅极脉波信号Gxn+1与栅极驱动器320y的栅极脉波信号Gyn+1可同时动作。[0050]再者，源极总线350包括多条源极线，连接至对应行的像素元件。如图SA所示，源极总线350举例包括四条源极线，像素元件pl1、像素元件P21例如连接于第一条源极线以接收影像信号Sn-1、像素元件pl2、像素元件P22例如连接于第二条源极线以接收影像信号Sn、像素元件pl3、像素元件p23例如连接于第三条源极线以接收影像彳目号Sn+1、像素兀件p14、像素元件p24例如连接于第四条源极线以接收影像信号Sn+2。[0051]请参照图3B与图3C，其所绘示为本公开显示面板第一实施例的运作示意图。如图3B所示，于显示面板300呈现第一帧时，影像信号Sn-1与影像信号Sn+1为第一极性例如负极性），影像信号Sn与影像信号Sn+2为第二极性例如正极性）。再者，第一栅极驱动电路301接收第一低栅极电压VGL1、时脉信号CLK1与时脉信号CLK2;第二栅极驱动电路3〇2接收第二低栅极电压VGL2、时脉信号CLK1与时脉信号CLK2。其中，时脉信号CLK2的波形可例如为图2B中的时脉信号CLK2或者图2C中的时脉信号CLK2，在此不做限制。[0052]当栅极驱动器310x与栅极驱动器310y的栅极驱动信号Gxn与栅极驱动信号Gyn同时动作时，像素元件Pl1〜像素元件P14可同时开启。再者，像素元件pl1与像素元件P13会接收第一极性的影像信号Sn-1与影像信号Sn+1而成为负极性状态，像素元件pl2与像素元件P14会接收第二极性的影像信号Sn与影像信号Sn+2而成为正极性状态。之后，栅极驱动器310x的栅极驱动信号Gxn以第一低栅极电压VGL1作为低电位并关闭像素元件pll与像素元件P13,且栅极驱动器310y的栅极驱动信号Gyn以第二低栅极电压VGL2作为低电位并关闭像素元件P12与像素元件p14。[0053]栅极驱动器320x与栅极驱动器320y根据栅极驱动信号Gxn与栅极驱动信号Gyn，来同时动作栅极驱动信号Gxn+1与栅极驱动信号Gyn+1。当栅极驱动信号Gxn+1与栅极驱动信号Gyn+1同时动作时，像素元件p21〜像素元件p24同时开启。再者，像素元件p21与像素元件P23会接收第一极性的影像信号Sn-1与影像信号Sn+1而成为负极性状态，像素元件P22与像素元件P24会接收第二极性的影像信号Sn与影像信号Sn+2而成为正极性状态。之后，栅极驱动器320x的栅极驱动信号Gxn+1以第一低栅极电压VGL1作为低电位并关闭像素元件P21与像素元件P23,且栅极驱动器320y的栅极驱动信号Gyn+1可以第二低栅极电压VGL2作为低电位并关闭像素元件P22与像素元件P24。[0054]如图3C所示，于显示面板300呈现第二帧时，影像信号Sn-1与影像信号Sn+1为第二极性例如正极性），影像信号Sn与影像信号Sn+2为第一极性例如负极性）。再者，第一栅极驱动电路接收第二低栅极电压VGL2、时脉信号CLK1与时脉信号CLK2;第二栅极驱动电路接收第一低栅极电压VGL1、时脉信号CLK1与时脉信号CLK2。[0055]当栅极驱动器310x与栅极驱动器310y的栅极驱动信号Gxn与栅极驱动信号Gyn同时动作时，像素元件pll〜像素元件pl4同时开启。再者，像素元件pll与像素元件pl3会接收第二极性的影像信号Sn-1与影像信号Sn+1而成为正极性状态，像素元件P12与像素元件pl4会接收第一极性的影像信号Sn与影像信号Sn+2而成为负极性状态。之后，栅极驱动器310x的栅极驱动信号Gxn以第二低栅极电压VGL2作为低电位并关闭像素元件pll与影像信号P13,且栅极驱动器310y的栅极驱动信号Gyn以第一低栅极电压VGL1作为低电位并关闭像素元件pl2与像素元件pl4。[0056]接着，栅极驱动器320x与栅极驱动器320y可根据栅极驱动信号Gxn与栅极驱动信号Gyn来同时动作栅极驱动信号Gxn+1与栅极驱动信号Gyn+1。当栅极驱动信号Gxn+1与栅极驱动信号Gyn+1同时动作时，像素元件P21〜像素元件p24可同时开启。再者，像素元件p21与像素元件P23会接收第二极性的影像信号Sn-1与影像信号Sn+1而成为正极性状态，像素元件P22与像素元件p24会接收第一极性的影像信号Sn与影像信号Sn+2而成为负极性状态。之后，栅极驱动器320x的栅极驱动信号Gxn+1以第二低栅极电压VGL2作为低电位并关闭像素元件p21与像素元件p23,且栅极驱动器320y的栅极驱动信号Gyn+1以第一低栅极电压VGL1作为低电位并关闭像素元件P22与像素元件P24。[0057]请参照图4A，其所绘示为本公开显示面板的第二实施例。显示面板400中包括第一栅极驱动电路401、第二栅极驱动电路402、源极总线450、像素元件pll〜像素元件p24。在本实施例中，第一栅极驱动电路401与第二栅极驱动电路402配置于显示面板400的相对两侧上。在其他的实施例中，第一栅极驱动电路401与第二栅极驱动电路402也可以配置在显示面板400的同一侧上。以下的说明是以2X4的像素阵列来说明，当然并不限定于此。[0058]第一栅极驱动电路401中包括多个串接的栅极驱动器410x、栅极驱动器420x。第二栅极驱动电路402中包括多个串接的栅极驱动器410y、栅极驱动器420y。再者，显示面板400上，同一列的多个像素元件中，部分的像素元件连接至第一栅极驱动电路401，另一部分的像素元件则连接至第二栅极驱动电路402。[0059]如图4A所示，像素元件pll〜像素元件P14中，单数的像素元件pll、像素元件pl3连接至第一栅极驱动电路401中的栅极驱动器410x;偶数的像素元件pl2、像素元件pl4连接至第二栅极驱动电路402中的栅极驱动器410y。且栅极驱动器410x的栅极脉波信号Gxn与栅极驱动器410y的栅极脉波信号Gyn可同时动作。[0060]另外，像素元件p21〜像素元件P24中，单数的像素元件p21、像素元件P23连接至第二栅极驱动电路402中的栅极驱动器420y;偶数的像素元件P22、像素元件p24连接至第一栅极驱动电路401中的栅极驱动器420x。且栅极驱动器420x的栅极脉波信号Gxn+1与栅极驱动器420y的栅极脉波信号Gyn+1可同时动作。[0061]再者，源极总线450可包括多条源极线，连接至对应行的像素元件。如图4A所示，源极总线450例如可包括五条源极线，像素元件pll连接于第一条源极线以接收影像信号Sn-1、像素元件P12、像素元件p21连接于第二条源极线以接收影像信号Sn、像素元件p13、像素元件P22连接于第三条源极线以接收影像信号Sn+1、像素元件pl4、像素元件p23连接于第四条源极线以接收影像信号Sn+2、像素元件P24连接于第五条源极线以接收影像信号Sn+3。[0062]请参照图4B与图4C，其所绘示为本公开显示面板第二实施例的运作示意图。如图4B所示，于显示面板400呈现第一帧时，影像信号Sn-1、影像信号Sn+1与影像信号Sn+3为第一极性例如负极性），影像信号Sn与影像信号Sn+2为第二极性例如正极性。再者，第一栅极驱动电路401接收第一低栅极电压VGL1、时脉信号CLK1与CLK2;第二栅极驱动电路4〇2接收第二低栅极电压VGL2、时脉信号CLK1与CLK2。其中，时脉信号CLK2的波形可为图2B中的时脉信号CLK2或者图2C中的时脉信号CLK2,在此不作限制。[0063]当栅极驱动器410x与410y的栅极驱动信号Gxn与栅极驱动信号Gyn可同时动作时，像素元件pll〜像素元件P14同时开启。再者，像素元件pll与像素元件Pi3会接收第一极性的影像信号Sn-1与影像信号Sn+1而成为负极性状态，像素元件P12与影像信号pl4会接收第二极性的影像信号Sn与影像信号Sn+2而成为正极性状态。之后，栅极驱动器410x的栅极驱动信号Gxn以第一低栅极电压VGL1作为低电位并关闭像素元件P11与像素元件P13,且栅极驱动器410y的栅极驱动信号Gyn以第二低栅极电压VGL2作为低电位并关闭像素元件P12与像素元件pl4。[00M]接着，栅极驱动器420x与栅极驱动器420y可根据栅极驱动信号Gxn与栅极驱动信号Gyn，来同时启动栅极驱动信号Gxn+1与栅极驱动信号Gyn+1。当栅极驱动信号Gxn+1与栅极驱动信号Gyn+1同时启动时，像素元件p2l〜像素元件p24可同时开启。再者，像素元件p22与像素元件p24会接收第一极性的影像信号Sn+1与影像信号Sn+3而成为负极性状态，像素元件p21与影像信号p23会接收第二极性的影像信号Sn与Sn+2而成为正极性状态。之后，栅极驱动器420y的栅极驱动信号Gyn+1以第一低栅极电压VGL1作为低电位并关闭像素元件P21与像素元件p23,且栅极驱动器420x的栅极驱动信号Gxn+1以第二低栅极电压VGL2作为低电位并关闭像素元件p22与像素元件p24。[0065]如图4C所不，于显不面板400呈现第二巾贞时，影像信号Sn-1、影像信号Sn+1与影像信号Sn+3为第二极性例如正极性），影像信号Sn与影像信号Sn+2为第一极性（例如负极性）。再者，第一栅极驱动电路接收第二低栅极电压VGL2、时脉信号CLK1与时脉信号CLK2;第二栅极驱动电路接收第一低栅极电压VGL1、时脉信号CLK1与时脉信号CLK2。[0066]因此，当栅极驱动器410x与栅极驱动器410y的栅极驱动信号Gxn与栅极驱动信号Gyn可同时动作时，像素元件pll〜像素元件P14同时开启。再者，像素元件P11与像素元件pl3会接收第二极性的影像信号Sn-1与影像信号Sn+1而成为正极性状态，像素元件P12与像素元件P14会接收第一极性的影像信号Sn与影像信号Sn+2而成为负极性状态。之后，栅极驱动器410x的栅极驱动信号Gxn以第二低栅极电压VGL2作为低电位并关闭像素元件pll与像素元件P13,且栅极驱动器410y的栅极驱动信号Gyn以第一低栅极电压VGL1作为低电位并关闭像素元件p12与像素元件p14。[0067]接着，栅极驱动器42〇x与像素元件42〇y可根据栅极驱动信号Gxn与栅极驱动信号Gyn，来同时动作栅极驱动信号Gxn+1与栅极驱动信号Gyn+1。当栅极驱动信号Gxn+1与栅极驱动信号Gyn+1同时动作时，像素元件p2l〜像素元件P24可同时开启。再者，像素元件P22与像素元件P24会接收第二极性的影像信号Sn+1与影像信号Sn+3而成为正极性状态，像素元件p21与影像信号p23会接收第一极性的影像信号Sn与影像信号Sn+2而成为负极性状态。之后，栅极驱动器420y的栅极驱动信号Gyn+1以第二低栅极电压VGL2作为低电位并关闭像素元件P21与像素元件P23,且栅极驱动器420x的栅极驱动信号Gxn+1以第一低栅极电压VGL1作为低电位并关闭像素元件P22像素元件与像素元件P24。[0068]请参照图5A，其所绘示为本公开显示面板的第三实施例。显示面板500中包括第一栅极驱动电路5〇1、第二栅极驱动电路502、源极总线550、像素元件pll〜像素元件P24。其中，像素元件pl1〜像素元件p24形成像素阵列，且显示面板500为线反转1ineinversi〇n的运作。在本实施例中，第一栅极驱动电路501与第二栅极驱动电路502配置于显示面板500的相对二侧上。在其他的实施例中，第一栅极驱动电路5〇1与第二栅极驱动电路502也可以配置在显示面板500的相同侧上。以下的说明是以2X4的像素阵列来说明，当然并不限定于此。[0069]第一栅极驱动电路501中可包括多个串接的栅极驱动器510x、栅极驱动器520x。第二栅极驱动电路502中可包括多个串接的栅极驱动器510y。再者，第一列的像素元件Pi1〜像素元件P14连接至第一栅极驱动电路501中的栅极驱动器51〇x;第二列的像素元件P21〜像素元件P24连接至第二栅极驱动电路502中的栅极驱动器510y。[0070]源极总线550可包括多条源极线，连接至对应行的像素元件。如图5A所示，源极总线550例如包括四条源极线，像素元件pll、像素元件P21连接于第一条源极线以接收影像信号Sn_l、像素元件pl2、像素元件p22连接于第二条源极线以接收影像信号Sn、像素元件pl3、像素元件P23连接于第三条源极线以接收影像信号Sn+1、像素元件pl4、像素元件p24连接于第四条源极线以接收影像信号Sn+2。[0071]请参照图5B与图5C，其所绘示为本公开显示面板第三实施例的运作示意图。如图5B所示，于显示面板500呈现第一帧中的第一列时，影像信号Sn-1〜影像信号Sn+2为第一极性例如负极性）。而呈现第一帧中的第二列时，影像信号Sn-1〜影像信号Sn+2为第二极性例如正极性）。再者，第一栅极驱动电路501接收第一低栅极电压VGL1、时脉信号CLK1与CLK2;第二栅极驱动电路502接收第二低栅极电压VGL2、时脉信号CLK1与CLK2。其中，时脉信号CLK2的波形可为图2B中的时脉信号CLK2或者图2C中的时脉信号CLK2，在此不作限制。[0072]当栅极驱动器510x的栅极驱动信号Gxn动作时，像素元件pll〜像素元件pl4可同时开启。再者，像素元件pll〜像素元件P14会接收第一极性的影像信号Sn-1〜影像信号Sn+2而成为负极性状态。之后，栅极驱动器51〇X的栅极驱动信号Gxn以第一低栅极电压VGL1作为低电位并关闭像素元件pll〜像素元件pl4。[0073]当栅极驱动器510y的栅极驱动信号Gyn动作时，像素元件p21〜像素元件P24同时开启。再者，像素元件P21〜像素元件p24会接收第二极性的影像信号Sn-1〜影像信号Sn+2而成为正极性状态。之后，栅极驱动器510y的栅极驱动信号Gyn以第二低栅极电压VGL2作为低电位并关闭像素元件P21〜像素元件p24。[0074]如图5C所示，于显示面板500呈现第二帧中的第一列时，影像信号Sn-1〜影像信号Sn+2为第二极性例如正极性）。而呈现第二帧中的第二列时，影像信号Sn—：L〜影像信号Sn+2为第一极性例如负极性）。再者，第一栅极驱动电路501接收第二低栅极电压VGL2、时脉信号CLK1与时脉信号CLK2;第二栅极驱动电路f5〇2接收第一低栅极电压VGL1、时脉信号CLK1与时脉信号CLK2。[0075]当栅极驱动器510x的栅极驱动信号Gxn动作时，像素元件pll〜像素元件pl4同时开启。再者，像素元件pll〜像素元件P14会接收第二极性的影像信号Sn-1〜影像信号Sn+2而成为正极性状态。之后，栅极驱动器510x的栅极驱动信号Gxn以第二低栅极电压VGL2作为低电位并关闭像素元件pll〜影像信号P14。[0076]当栅极驱动器510y的栅极驱动信号Gyn动作时，像素元件P21〜像素元件P24可同时开启。再者，像素元件P21〜像素元件P24会接收第一极性的影像信号Sn-1〜影像信号Sn+2而成为负极性状态。之后，栅极驱动器51〇y的栅极驱动信号Gyn以第一低栅极电压VGL1作为低电位并关闭像素元件p21〜像素元件p24。[0077]请参照图3A，其所绘示为本公开显示面板的第四实施例。显示面板6〇〇中包括第一栅极驱动电路6〇1、第二栅极驱动电路602、源极总线650、像素元件pll〜像素元件P24。其中，像素元件pi1〜像素元件P24形成像素阵列，且显示面板500为点反转dotinversion的运作。在本实施例中，第一栅极驱动电路6〇1与第二栅极驱动电路6〇2配置于显示面板6〇〇的相对的两侧上。在其他的实施例中，第一栅极驱动电路601与第二栅极驱动电路602也可以配置在显示面板600的同一侧上。以下的说明是以2X4的像素阵列来说明，当然并不限定于此。[0078]第一栅极驱动电路601中包括多个串接的栅极驱动器610x、栅极驱动器620x。第二栅极驱动电路602中可包括多个串接的栅极驱动器610y、栅极驱动器620y。再者，显示面板600上，同一列的多个像素元件中，部分的像素元件连接至第一栅极驱动电路601，另一部分的像素元件则连接至第二栅极驱动电路602。[0079]如图6A所示，像素元件pll〜像素元件pl4中，单数的像素元件pll、像素元件pl3连接至第一栅极驱动电路601中的栅极驱动器610x;偶数的像素元件pl2、像素元件pl4连接至第二栅极驱动电路602中的栅极驱动器610y。且栅极驱动器610x的栅极脉波信号Gxn与栅极驱动器610y的栅极脉波信号Gyn可同时动作。[0080]另外，像素元件p21〜像素元件P24中，单数的像素元件P21、像素元件p23连接至第二栅极驱动电路602中的栅极驱动器620y;偶数的像素元件p22像素元件p24连接至第一栅极驱动电路601中的栅极驱动器620x。且栅极驱动器620x的栅极脉波信号Gxn+1与栅极驱动器620y的栅极脉波信号Gyn+1可同时动作。[0081]再者，源极总线650可包括多条源极线，连接至对应行的像素元件。如图6A所示，源极总线650例如可包括四条源极线，像素元件pll、像素元件P21连接于第一条源极线以接收影像信号Sn-1、像素元件P12、像素元件p22连接于第二条源极线以接收影像信号Sn、像素元件P13、像素元件P23连接于第三条源极线以接收影像信号Sn+1、像素元件pl4、像素元件P24连接于第四条源极线以接收影像信号Sn+2。[0082]请参照图6B与图6C，其所绘示为本公开显示面板第四实施例的运作示意图。如图6B所示，于显示面板600呈现第一巾贞的第一列时，影像信号Sn-1与影像信号Sn+1为第一极性例如负极性），影像信号Sn与影像信号Sn+2为第二极性例如正极性）。于显示面板600呈现第一帧的第二列时，影像信号Sn-1与影像信号Sn+1为第二极性例如正极性），影像信号Sn与影像信号Sn+2为第一极性例如负极性）。再者，第一栅极驱动电路601接收第一低栅极电压VGL1、时脉信号CLK1与时脉信号CLK2;第二栅极驱动电路㈤2接收第二低栅极电压VGL2、时脉信号CLK1与时脉信号CLK2。其中，时脉信号CLK2的波形可为图2B中的时脉信号CLK2或者图2C中的时脉信号CLK2，在此不作限制。[0083]当栅极驱动器610x与栅极驱动器610y的栅极驱动信号Gxn与栅极驱动信号Gyn同时动作时，像素元件Pi1〜像素元件P14同时开启。再者，像素元件pl1与像素元件P13会接收第一极性的影像信号Sn-1与影像信号Sn+1而成为负极性状态，像素元件pl2与像素元件P14会接收第二极性的影像信号Sn与影像信号Sn+2而成为正极性状态。之后，栅极驱动器61〇X的栅极驱动信号Gxn以第一低栅极电压VGL1作为低电位并关闭像素元件pll与像素元件P13,且栅极驱动器610y的栅极驱动信号Gyn以第二低栅极电压VGL2作为低电位并关闭像素元件p12与像素元件p14。[0084]栅极驱动器620x与栅极驱动器620y根据栅极驱动信号Gxn与栅极驱动信号Gyn，来同时动作栅极驱动信号Gxn+1与栅极驱动信号Gyn+1。当栅极驱动信号Gxn+1与Gyn+1同时动作时，像素元件P21〜像素元件P24同时开启。再者，像素元件p21与像素元件p23会接收第二极性的影像信号Sn-1与影像信号Sn+1而成为正极性状态，像素元件p22与影像信号p24会接收第一极性的影像信号Sn与影像信号Sn+2而成为负极性状态。之后，栅极驱动器62〇x的栅极驱动信号Gxn+1以第一低栅极电压VGL1作为低电位并关闭像素元件P22与影像信号P24，且栅极驱动器62〇y的栅极驱动信号Gyn+1以第二低栅极电压VGL2作为低电位并关闭像素元件p21与影像信号p23。[0085]如图6C所不，于显不面板600呈现第二巾贞的第一列时，影像信号sn-i与影像信号Sn+1为第二极性例如正极性），影像信号Sn与影像信号Sn+2为第一极性例如负极性）。于显示面板600呈现第二帧的第二列时，影像信号Sn-1与影像信号Sn+1为第一极性例如负极性），影像信号Sn与影像信号Sn+2为第二极性例如正极性）。再者，第一栅极驱动电路6〇1接收第二低栅极电压VGL2、时脉信号CLK1与CLK2;第二栅极驱动电路6〇2接收第一低栅极电压VGL1、时脉信号CLK1与时脉信号CLK2。[0086]当栅极驱动器610x与时脉信号610y的栅极驱动信号Gxn与时脉信号Gyn同时动作时，像素元件pl1〜像素元件pl4同时开启。再者，像素元件pi1与像素元件pi3会接收第二极性的影像信号Sn-1与影像信号Sn+1而成为正极性状态，像素元件pi2与像素元件pi4会接收第一极性的影像信号Sn与影像信号Sn+2而成为负极性状态。之后，栅极驱动器610x的栅极驱动信号Gxn以第二低栅极电压VGL2作为低电位并关闭像素元件pii与像素元件pl3,且栅极驱动器610y的栅极驱动信号Gyn以第一低栅极电压VGL1作为低电位并关闭像素元件Pi2与像素元件P14。[0087]接着，栅极驱动器620x与620y可根据栅极驱动信号Gxn与栅极驱动信号Gyn，来同时动作栅极驱动信号Gxn+1与栅极驱动信号Gyn+1。当栅极驱动信号Gxn+1与栅极驱动信号Gyn+1同时动作时，像素元件p21〜像素元件P24同时开启。再者，像素元件P21与像素元件P23会接收第一极性的影像信号Sn-1与影像信号Sn+1而成为负极性状态，像素元件P22与像素元件P24会接收第二极性的影像信号Sn与影像信号Sn+2而成为正极性状态。之后，栅极驱动器62〇x的栅极驱动信号Gxn+1以第二低栅极电压VGL2作为低电位并关闭像素元件P22与像素元件P24,且栅极驱动器620y的栅极驱动信号Gyn+1以第一低栅极电压VGL1作为低电位并关闭像素元件P21与像素元件p23。[0088]请参照图7,其所绘示为本公开的显示装置示意图。显示装置780包括时序控制器timingcontroller770、时脉产生器772、低栅极电压产生器774、源驱动器776以及显示面板700。其中，时序控制器timingcontroller770、时脉产生器772、低栅极电压产生器774、源驱动器776是驱动控制单元的一部分。另外，显示面板700适用于本公开任一实施例的显示面板，其包括第一栅极驱动电路701、第二栅极驱动电路702、像素阵列740、源极总线750。[0089]时脉产生器772产生时脉信号CLK1与CLK2至第一栅极驱动电路701与第二栅极驱动电路702。低栅极电压产生器7了4产生第一低栅极电压VGL1与第二低栅极电压VGL2至第一栅极驱动电路701与第二栅极驱动电路702。源驱动器776产生影像信号组S1〜Sn+2至源极总线750,使得源极总线750可传递影像信号组S1〜Sn+2至像素阵列740。[0090]时序控制器770产生一启动脉波信号enablepulsesignal，EN至第一栅极驱动电路7〇1或第二栅极驱动电路7〇2。当第一栅极驱动电路701中的起始栅极驱动器startinggatedriver与第二栅极驱动电路702中的起始栅极驱动器接收到启动脉波信号EN时，即各别产生栅极脉波信号Gxl与栅极脉波信号Gyl。使得第一栅极驱动电路701接续产生栅极脉波信号组Gx2〜Gxn+1至像素阵列740,且第二栅极驱动电路702接续产生栅极脉波信号组Gy2〜Gyn+1至像素阵列740。[0091]第一栅极驱动电路701连接至像素阵列740中第一部分的像素元件;第二栅极驱动电路702连接至像素阵列740中第二部分的像素元件。且当第一部分的像素件为负极性状态时，第二部分的像素元件为正极性状态;当第一部分的像素件为正极性状态时，第二部分的像素元件为负极性状态。[0092]当第一部分像素元件为负极性状态时，第一栅极驱动电路701将第一低栅极电压VGL1作为栅极脉波信号组Gxl〜Gxn+1的低电位，用来关闭第一部分的像素元件。当第一部分的像素元件为正极性状态时，第一栅极驱动电路701将第二低栅极电压VGL2作为栅极脉波信号组Gxl〜Gxn+1的低电位，用来关闭第一部分的像素元件。[0093]同理，当第二部分的像素元件为负极性状态时，第二栅极驱动电路702将第一低栅极电压VGL1作为栅极脉波信号组Gyl〜Gyn+1的低电位，用来关闭第二部分的像素元件。当第二部分像素元件为正极性状态时，第二栅极驱动电路702将第二低栅极电压VGL2作为栅极脉波信号组Gyl〜Gyn+1的低电位，用来关闭第二部分像素元件。[0094]由以上的说明可知，本公开提出显示面板及显示装置。在本公开的四种实施例的显示面板中，栅极驱动器提供的栅极脉波信号是以高栅极电压VHG来开启所有的像素元件。另外，栅极驱动器根据像素元件的状态提供不同的低栅极电压来关闭像素元件。举例来说，栅极驱动器提供的栅极脉波信号是以第一低栅极电压VGL1来关闭负极性状态的像素元件，而以第二低栅极电压VGL2来关闭正极性状态的像素元件。[0095]由于栅极驱动器是根据像素元件的状态来提供不同的低栅极电压，使得像素元件中开关晶体管Md的栅极源极电压（Vgs降低，或可降低像素元件内的关闭电流（offcurrent。另外，当像素元件的关闭电流降低时，本公开的显示面板在显示静态画面staticimage时可降低巾贞率（framerate而不会造成画面品质降低（imagequalitydegradation。举例来说，本公开的显示面板在显示静态的画面时，由每秒60帧的帧率下降至每秒10帧的帧率时，仍可以维持画面的品质。因此，可以降低显示面板的耗能（powerconsumption〇[0096]再者，显示面板中形成晶体管的半导体层可由低温多晶硅（1〇wtemperaturepoly-silicon，简称LTPS、非晶娃amorphoussilicon或者半导体氧化物薄膜晶体管（oxidesemiconductorthinfilmtransistor所组成，在此不做限制。另外，本案的栅极驱动电路并非限定需要用图2A的栅极驱动器来组成。在此领域的技术人员也可以设计功能相同的栅极驱动器，并组合成栅极驱动电路来完成本公开的显示面板与显示装置。[0097]虽然本发明已以较佳实施例揭示如上，然其并非用以限定本发明，任何本领域技术人员，在不脱离本发明的精神和范围内，当可作些许的修改和完善，因此本发明的保护范围当以权利要求书所界定的为准。

权利要求：1.一种显示面板，其特征在于包括：一第一栅极驱动电路，产生一第一栅极脉波信号；一第二栅极驱动电路，产生一第二栅极脉波信号，其中该第一栅极脉波信号与该第二栅极脉波信号同时启动；以及一第一像素元件列，包括一第一像素元件及一第二像素元件，该第一像素兀件接收该第一栅极脉波信号，且该第二像素元件接收该第二栅极脉波信号；其中，当该第一像素元件为一负极性状态时，该第二像素元件为一正极性状态，该第一栅极脉波信号中的一第一低栅极电压关闭该第一像素元件，且该第二栅极脉波信号中的一第二低栅极电压关闭该第二像素元件；其中，当该第一像素元件为该正极性状态时，该第二像素元件为该负极性状态，该第一栅极脉波信号中的一第二低栅极电压关闭该第一像素元件，且该第二栅极脉波信号中的一第一低栅极电压关闭该第二像素元件;以及其中，该第一栅极脉波信号的该第一低栅极电压小于该第一栅极脉波信号的该第二低栅极电压，且该第二栅极脉波信号的该第一低栅极电压小于该第二栅极脉波信号的该第二低栅极电压。2.如权利要求1所述的显示面板，其特征在于该第一栅极驱动电路包括一第一栅极驱动器接收一第一时脉信号、一第二时脉信号、及一第一前级栅极脉波信号，且该第一栅极驱动器产生该第一栅极脉波信号；以及该第二栅极驱动电路包括一第二栅极驱动器接收该第一时脉信号、该第二时脉信号、及一第二前级栅极脉波信号，且该第二栅极驱动器产生该第二栅极脉波信号。3.如权利要求2所述的显示面板，其特征在于该第一栅极驱动器包括：一栓锁电路，接收该第一时脉信号与该第一前级栅极脉波信号，以决定该栓锁电路为一设定状态或者一重置状态;以及一输出电路，接收该第二时脉信号，并产生该第一栅极时脉信号；其中，于该设定状态时，该输出电路产生的该第一栅极时脉信号中包括该第二时脉信号；以及于该重置状态时，该输出电路产生的该第一栅极时脉信号中包括该第一低栅极电压或者该第二低栅极电压。4.如权利要求1所述的显示面板，其特征在于该第一像素元件接收该第一栅极脉波信号以及一源极总线输出的一第一影像信号；以及该第二像素元件接收该第二栅极脉波信号及该源极总线输出的一第二影像信号。5.—种显不面板，其特征在于包括：一第一栅极驱动电路，产生一第一栅极脉波信号；一第二栅极驱动电路，产生一第二栅极脉波信号；一第一像素元件列，接收该第一栅极脉波信号；以及一第二像素元件列，接收该第二栅极脉波信号；其中，当该第一像素元件列中的多个像素元件为一负极性状态时，该第二像素元件列中的多个像素元件为一正极性状态，该第一栅极脉波信号中的一第一低栅极电压关闭该第一像素元件列中的该多个像素元件，且该第二栅极脉波信号中的一第二低栅极电压关闭该第二像素元件列中的该多个像素元件；其中，当该第一像素元件列中的该多个像素元件为该正极性状态时，该第二像素元件列中的该多个像素元件为该负极性状态，该第一栅极脉波信号中的一第二低栅极电压关闭该第一像素元件列中的该多个像素兀件，且该第二栅极脉波信号的一第一低栅极电压关闭该第二像素元件列中的该多个像素元件;以及其中，该第一栅极脉波信号的该第一低栅极电压小于该第一栅极脉波信号的该第二低栅极电压，且该第二栅极脉波信号的该第一低栅极电压小于该第二栅极脉波信号的该第二低栅极电压。6.如权利要求5所述的显示面板，其特征在于该第一栅极驱动电路包括一第一栅极驱动器接收一第一时脉信号、一第二时脉信号及一第一前级栅极脉波信号，且该第一栅极驱动器产生该第一栅极脉波信号；以及该第二栅极驱动电路包括一第二栅极驱动器接收该第一时脉信号、该第二时脉信号、及一第二前级栅极脉波信号，且该第二栅极驱动器产生该第二栅极脉波信号。7.如权利要求6所述的显示面板，其特征在于该第一栅极驱动器包括：一栓锁电路，接收该第一时脉信号与该第一前级栅极脉波信号，以决定该栓锁电路为一设定状态或者一重置状态；以及一输出电路，接收该第二时脉信号，并产生该第一栅极时脉信号；其中，于该设定状态时，该输出电路产生的该第一栅极时脉信号中包括该第二时脉信号；以及于该重置状态时，该输出电路产生的该第一栅极时脉信号中包括该第一低栅极电压或者该第二低栅极电压。8.—种显示装置，其特征在于包括：一驱动控制单元；以及一显示面板，该驱动控制单元电性连接该显示面板，其中该显示面板包括：一第一栅极驱动电路，产生一第一栅极时脉信号；一第二栅极驱动电路，产生一第二栅极时脉信号，其中该第一栅极脉波信号与该第二栅极驱动信号同时启动；以及一第一像素元件列，包括一第一像素元件与一第二像素元件，该第一像素元件接收该第一栅极脉波信号，且该第二像素元件接收该第二栅极脉波信号；其中，当该第一像素元件为一负极性状态时，该第二像素元件为一正极性状态，该第一栅极脉波信号中的一第一低栅极电压关闭该第一像素元件，且该第二栅极脉波信号中的一第二低栅极电压关闭该第二像素元件；其中，当该第一像素元件为该正极性状态时，该第二像素元件为该负极性状态，该第一栅极脉波信号中的一第二低栅极电压关闭该第一像素元件，且该第二栅极脉波信号中的一第一低栅极电压关闭该第二像素元件;以及其中，该第一栅极脉波信号的该第一低栅极电压小于该第一栅极脉波信号的该第二低栅极电压，且该第二栅极脉波信号的该第一低栅极电压小于该第二栅极脉波信号的该第二低栅极电压。9.如权利要求8所述的显示装置，其特征在于该第一栅极驱动电路包括一第一栅极驱动器接收一第一时脉信号、一第二时脉信号、及一第一前级栅极脉波信号，且该第一栅极驱动器产生该第一栅极脉波信号；以及该第二栅极驱动电路包括一第二栅极驱动器接收该第一时脉信号、该第二时脉信号、及一第二前级栅极脉波信号，且该第二栅极驱动器产生该第二栅极脉波信号。10.如权利要求9所述的显示装置，其特征在于该第一栅极驱动器包括：一栓锁电路，接收该第一时脉信号与该第一前级栅极脉波信号，以决定该栓锁电路为一设定状态或者一重置状态；以及一输出电路，接收该第二时脉信号，并产生该第一栅极时脉信号；其中，于该设定状态时，该输出电路产生的该第一栅极时脉信号中包括该第二时脉信号；以及于该重置状态时，该输出电路产生的该第一栅极时脉信号中包括该第一低栅极电压或者该第二低栅极电压。

百度查询： 群创光电股份有限公司 显示面板及显示装置

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD