申请/专利权人：广州粒子微电子有限公司

申请日：2019-09-02

公开（公告）日：2021-02-19

公开（公告）号：CN110597752B

主分类号：G06F13/42(20060101)

分类号：G06F13/42(20060101);G06F1/12(20060101)

优先权：

专利状态码：有效-授权

法律状态：2021.02.19#授权;2020.01.14#实质审查的生效;2019.12.20#公开

摘要：本发明公开了通用异步收发器数据接收系统、接收方法和片上系统，该通用异步收发器数据接收系统包括：跨时钟同步模块，被配置为将接收到的UART数据同步到采样时钟SLP_CLK域；寄存器模块，被配置为配置所述UART数据接收解析模块所需的参数；UART数据接收解析模块，被配置为根据所述寄存器模块配置的所述参数，解析经所述跨时钟同步模块同步后的UART数据；所述读写和中断处理模块，被配置为读写所述先进先出模块，并根据所述先进先出模块的状态发出中断以通知所述CPU进行读取操作；并且所述先进先出模块被配置为暂存所述UART数据。本发明的UART数据接收系统能够解决了由数据波特率和采样时钟频率比例关系为非整数倍关系时引入的数据误采样问题。

主权项：1.一种通用异步收发器UART数据接收系统，其特征在于，所述通用异步收发器UART数据接收系统包括跨时钟同步模块、寄存器模块、UART数据接收解析模块、读写和中断处理模块和先进先出模块，所述跨时钟同步模块被配置为将接收到的UART数据同步到采样时钟SLP_CLK域；所述寄存器模块被配置为配置所述UART数据接收解析模块所需的参数，并回读所述UART数据；所述UART数据接收解析模块被配置为根据所述寄存器模块配置的所述参数，解析经所述跨时钟同步模块同步后的UART数据，并将所述同步后的UART数据转为并行输出；所述读写和中断处理模块被配置为读写所述先进先出模块，并根据所述先进先出模块的状态发出中断以通知CPU进行读取操作；并且所述先进先出模块被配置为暂存所述UART数据，其中，所述UART数据接收解析模块动态调整所述UART数据的采样捕抓信号的时间点，并且采样捕抓信号由数据采样捕抓产生电路产生，并且所述数据采样捕抓产生电路设置有累加寄存器sum、动态阈值寄存器cnt_full、计数器寄存器cnt和捕抓信号寄存器capture，其中所述累加寄存器sum被配置为存储累加计数值sum，所述动态阈值寄存器cnt_full被配置为存储动态阈值cnt_full，所述计数器寄存器cnt被配置为存储计数值cnt，并且所述捕抓信号寄存器capture被配置为存储采样捕抓信号capture的值。

全文数据：

权利要求：

百度查询： 广州粒子微电子有限公司 一种UART指令数据接收系统及其接收方法

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD