申请/专利权人：华虹半导体(无锡)有限公司

申请日：2020-11-25

公开（公告）日：2021-02-26

公开（公告）号：CN112420719A

主分类号：H01L27/11524(20170101)

分类号：H01L27/11524(20170101);H01L27/11529(20170101);H01L27/11548(20170101)

优先权：

专利状态码：失效-发明专利申请公布后的驳回

法律状态：2023.10.27#发明专利申请公布后的驳回;2021.03.16#实质审查的生效;2021.02.26#公开

摘要：本申请公开了一种闪存器件的testkey结构及其制作方法，涉及半导体制造领域。该闪存器件的testkey结构包括耦合氧化层、第一多晶硅层、第二多晶硅层、ONO结构；耦合氧化层位于衬底的表面；第一多晶硅层位于耦合氧化层的表面；ONO结构位于第一多晶硅层的表面；第二多晶硅层位于ONO结构的表面；第二多晶硅层的顶部设置有金属硅化物；在第二多晶硅层两侧的第一多晶硅层的顶部设置有金属硅化物；第一多晶硅层两侧的衬底顶部设置有金属硅化物；解决了目前闪存器件的制作中没有能够监控耦合氧化层和ONO结构电学性能和可靠性的结构问题；达到了有效地监控闪存器件的制造以及产品质量的效果。

主权项：1.一种闪存器件的testkey结构，其特征在于，包括耦合氧化层、第一多晶硅层、第二多晶硅层、ONO结构；所述耦合氧化层位于衬底的表面；所述第一多晶硅层位于所述耦合氧化层的表面，所述第一多晶硅层对应闪存器件的浮栅层；所述ONO结构位于所述第一多晶硅层的表面；所述第二多晶硅层位于所述ONO结构的表面，所述第二多晶硅层对应所述闪存器件的控制栅层；所述第二多晶硅层的顶部设置有金属硅化物，所述第二多晶硅层和所述ONO结构的宽度相同；所述第一多晶硅层和所述耦合氧化层的宽度相同，所述第一多晶硅层的宽度大于所述第二多晶硅层的宽度；在所述第二多晶硅层两侧的第一多晶硅层的顶部设置有金属硅化物；所述第一多晶硅层两侧的衬底顶部设置有金属硅化物。

全文数据：

权利要求：

百度查询： 华虹半导体(无锡)有限公司 闪存器件的testkey结构及其制作方法

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD